IC設(shè)計(jì)基礎(chǔ)(流程、工藝、版圖、器件)
1、我們公司的產(chǎn)品是集成電路,請描述一下你對集成電路的認(rèn)識,列舉一些與集成電路相關(guān)的內(nèi)容(如講清楚模擬、數(shù)字、雙極型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPGA等的概念)。(仕蘭微面試題目)
2、FPGA和ASIC的概念,他們的區(qū)別。(未知)答案:FPGA是可編程ASIC。ASIC:專用集成電路,它是面向?qū)iT用途的電路,專門為一個(gè)用戶設(shè)計(jì)和制造的。根據(jù)一個(gè)用戶的特定要求,能以低研制成本,短、交貨周期供貨的全定制,半定制集成電路。與門陣列等其它ASIC(Application Specific IC)相比,它們又具有設(shè)計(jì)開發(fā)周期短、設(shè)計(jì)制造成本低、開發(fā)工具先進(jìn)、標(biāo)準(zhǔn)產(chǎn)品無需測試、質(zhì)量穩(wěn)定以及可實(shí)時(shí)在線檢驗(yàn)等優(yōu)點(diǎn)
3、什么叫做OTP片、掩膜片,兩者的區(qū)別何在?(仕蘭微面試題目)
4、你知道的集成電路設(shè)計(jì)的表達(dá)方式有哪幾種?(仕蘭微面試題目)
5、描述你對集成電路設(shè)計(jì)流程的認(rèn)識。(仕蘭微面試題目)
6、簡述FPGA等可編程邏輯器件設(shè)計(jì)流程。(仕蘭微面試題目)
7、IC設(shè)計(jì)前端到后端的流程和eda工具。(未知)
8、從RTL synthesis到tape out之間的設(shè)計(jì)flow,并列出其中各步使用的tool.(未知)
9、Asic的design flow。(威盛VIA 2003.11.06上海筆試試題)
10、寫出asic前期設(shè)計(jì)的流程和相應(yīng)的工具。(威盛)
11、集成電路前段設(shè)計(jì)流程,寫出相關(guān)的工具。(揚(yáng)智電子筆試)先介紹下IC開發(fā)流程:
1.)代碼輸入(design input)用vhdl或者是verilog語言來完成器件的功能描述,生成hdl代碼語言輸入工具:SUMMIT VISUALHDL MENTOR RENIOR圖形輸入: composer(cadence); viewlogic (viewdraw)
Linux內(nèi)核是從V2.6開始引入設(shè)備樹的概念,其起源于OF:OpenFirmware, 用于描述一個(gè)硬件平臺的硬件資源信息,這些信息包括:CPU的數(shù)量和類別、內(nèi)存基地址和大小、總線和橋、外設(shè)連接、中斷控制器和中斷使用情...
關(guān)鍵字: Linux內(nèi)核 硬件 CPUFPGA的應(yīng)用領(lǐng)域包羅萬象,我們今天來看看在音樂科技領(lǐng)域及醫(yī)療照護(hù)的智能巧思。
關(guān)鍵字: FPGA 科技領(lǐng)域 智能《國家集成電路產(chǎn)業(yè)發(fā)展推進(jìn)綱要》規(guī)劃中的大部分內(nèi)容大家都不陌生。也許其中唯一的挑戰(zhàn)是政府如何以新的官方語言來詮釋綱要的要義。為了規(guī)避潛在風(fēng)險(xiǎn),提高公司競爭力,國內(nèi)半導(dǎo)體企業(yè)也會出現(xiàn)一波整合潮。例如今年紫光和武漢新芯的聯(lián)手...
關(guān)鍵字: 集成電路 資本 IC設(shè)計(jì)為了規(guī)避潛在風(fēng)險(xiǎn),提高公司競爭力,國內(nèi)半導(dǎo)體企業(yè)也會出現(xiàn)一波整合潮。例如今年紫光和武漢新芯的聯(lián)手,還有北京君正從中國資本手里買下OV的事情會頻繁發(fā)生。而這些未來可能會更多發(fā)生在IC設(shè)計(jì)公司。
關(guān)鍵字: 公司 半導(dǎo)體 IC設(shè)計(jì)近日,中興遠(yuǎn)航30S 5G手機(jī)正式開售。這是繼電信天翼1號2022、海信手機(jī)及平板之后,又一款采用展銳5G二代芯片的終端上市,標(biāo)志著展銳5G二代芯片再次得到市場認(rèn)可。
關(guān)鍵字: 紫光展銳 5G 芯片 IC設(shè)計(jì)強(qiáng)大的產(chǎn)品可降低信號噪音并提高分辨率與動態(tài)
關(guān)鍵字: Spectrum儀器 數(shù)字化儀 FPGA