近日，臺積電對外公布財報，其2016年年營收創(chuàng)下歷史新高，達到299.57億美元。其中，先進工藝制程營收貢獻顯著。16/20納米制程去年第四季度出貨占比達到33%，28納米制程第四季度出貨占比達到24%。

先進制程顯然對吸引高利潤率業(yè)務(wù)極為關(guān)鍵，各家企業(yè)早在各個節(jié)點上展開時間競賽。如今，先進制程的戰(zhàn)役已在10納米開鑼，繼臺積電與聯(lián)發(fā)科共同推出10納米產(chǎn)品Helio X30后，三星也攜手高通在1月初的CES展上推出了高通驍龍835。下一步的爭奪戰(zhàn)即將指向7納米。

7納米是關(guān)鍵性制程節(jié)點

“7納米是很重要的節(jié)點，是生產(chǎn)工藝第一次轉(zhuǎn)向EUV的轉(zhuǎn)折點。三星和臺積電都宣布了將采用EUV(極紫外光微影)技術(shù)在7納米，而EUV是摩爾定律能夠進一步延續(xù)到5納米以下的關(guān)鍵。” Gartner(中國)研究總監(jiān)盛陵海表示。

EUV光刻被認為肩負著縮小晶體管尺寸，延續(xù)摩爾定律的重任。與目前使用的193納米波長沉浸式光刻技術(shù)相比，EUV可以連續(xù)單次曝光，可以大大減少制造過程中的多重曝光步驟、光罩數(shù)量以及時間和成本。而如果沒有EUV，在7納米階段，僅光罩數(shù)量就有可能達到80層以上。因此早在2012年，英特爾、三星、臺積電就曾聯(lián)手為生產(chǎn)EUV設(shè)備的ASML募集了13.8億歐元的研發(fā)經(jīng)費。

而從記者多方采訪的情況來看，工業(yè)界從業(yè)人士大多認同10納米是短節(jié)點或是過渡性節(jié)點。除尺寸實現(xiàn)縮小外，在性能提升上并沒有完全遵循摩爾定律，而7nm則將是長壽的重要節(jié)點。

盛陵海指出，7nm與10nm相比，物理尺寸上縮小1.5~1.9倍，各家比例會有些細微差別，不過都可以在同樣面積中增加更多的晶體管，速度也應(yīng)該有提高。

尤其是在7nm的下一個節(jié)點——5nm上，有太多的物理極限需要突破。在5nm工藝研發(fā)成功前，很有可能7nm將成為AP的主流工藝，跟16/14nm搭配在一起，提供給不同的客戶。

比利時微電子研究中心(IMEC)中國總經(jīng)理丁輝文指出，7nm的重要性還體現(xiàn)在客戶需求上。由于蘋果、三星等智能手機更新?lián)Q代節(jié)奏加快，這些大客戶們更快地轉(zhuǎn)向7nm，要求半導(dǎo)體制造企業(yè)也必須走向7nm。

臺積電7nm搶跑

在先進制程方面，玩得起的顯然只剩寥寥可數(shù)的那幾個大玩家。臺積電中國區(qū)負責人羅鎮(zhèn)球指出，在7nm節(jié)點上，臺積電和英特爾、三星的競爭十分激烈，資金的投入都是以數(shù)十億美元計。而根據(jù)Gartner公布的數(shù)據(jù)，設(shè)計一顆7nm的SoC芯片大概需要2.71億美元，比一個28nm的平面器件成本高出9倍之多。

12日的法說會上，臺積電共同執(zhí)行長劉德音正面回應(yīng)了關(guān)于近期業(yè)界對臺積電7nm制程的傳言。他指出，臺積電先進制程的節(jié)點應(yīng)該會比16nm約65%~70%的市占率高，在7nm上，臺積電現(xiàn)已有20個客戶正在洽談設(shè)計，預(yù)計全年將有15至20個客戶Tape-out(設(shè)計定案)。

按照此前的消息，臺積電應(yīng)是于今年第一季度開始7nm風險試產(chǎn)，提供試產(chǎn)初期的CyberShuttle(晶圓光罩共乘服務(wù))，并于今年第二季度接受客戶的Tape-out。

若一切順利按照計劃進行，在7nm制程上臺積電顯然處于領(lǐng)跑位置。

從目前公開信息來看，按英特爾的“工藝-架構(gòu)-優(yōu)化”三步走計劃，英特爾的10nm制程預(yù)計在今年下半年實現(xiàn)產(chǎn)能提升，而7nm的計劃則要看2020年年中。有消息稱三星在2016年已經(jīng)引進EUV設(shè)備，寄希望于2017年量產(chǎn)7nm制程。

格羅方德公開的7nm投產(chǎn)時間也是2018年。格羅方德首席技術(shù)官Gary Patton告訴記者，格羅方德正在集中研發(fā)資源攻向7nm制程，而10nm技術(shù)則將在做一小部分產(chǎn)品后轉(zhuǎn)換到7nm或者被直接跳過。

當然，也有從業(yè)者向記者指出，臺積電和三星等存在“偷換概念”的情況，它們的7nm其實約相當于英特爾的10nm。因為英特爾10nm的基本電晶體Gate Pitch(柵極間距)和Fin Pitch(鰭片間距)與臺積電、三星類似，只是有源區(qū)尺寸略大，但可用其他方式實現(xiàn)一致的性能。

EUV準備好了嗎?

盛陵海分析，臺積電的策略是為了搶時間抓客戶，盡快先發(fā)展“普通”的7nm技術(shù)，用這個7nm和新開發(fā)的12nm(16nm的新升級)作為高低搭配。而三星由于代工業(yè)務(wù)規(guī)模和人力所限，只能集中做10nm和EUV的7nm，而EUV的難度高，所以略慢于臺積電。

“在7nmEUV的使用上，三星可能為了與臺積電進行差異化競爭，更加積極地采用EUV。”半導(dǎo)體行業(yè)專家莫大康表示。

目前，EUV已有相當?shù)倪M步，但還處于試驗階段。業(yè)界普遍的認知是要到2018年才能投入使用，因為EUV尚有包括光刻膠、掩膜、reticlr等在內(nèi)的許多問題沒有徹底解決。尤其是EUV目前的光刻速度還太慢，必須要多臺作業(yè)，而一臺EUV的成本是193的兩倍。

丁輝文指出，設(shè)計公司應(yīng)該已經(jīng)等不及EUV技術(shù)成熟了。“在這個階段就已經(jīng)要拿出7nm的Design rule和SPICE模型了，設(shè)計公司需要這些設(shè)計7nm的芯片。”丁輝文說。他表示，就目前的研發(fā)看，即使EUV出來，也不太可能代替所有193的步驟，那樣成本不占優(yōu)。

從半導(dǎo)體從業(yè)者處了解到，目前的EUV基本上是配合多重曝光在7nm的Poly層用到，而到5nm的時候應(yīng)該才會大量采用，因為進入到5nm節(jié)點時，成熟的EUV的成本效應(yīng)應(yīng)該更加顯著。

三星2016年就已花費1.78億美元從ASML采購EUV設(shè)備，臺積電則預(yù)計將從今年1月裝設(shè)ASML的EUV系統(tǒng)，部分用于生產(chǎn)7nm芯片。據(jù)猜測，臺積電應(yīng)該做好了兩手打算，等到EUV真正成熟，如果被證明可以降低制造成本，再出一個EUV的工藝制程。