基于EDA技術(shù)的555單穩(wěn)態(tài)觸發(fā)器設(shè)計(jì)與仿真

1 引言 當(dāng)前電子線路已大量采用計(jì)算機(jī)輔助仿真設(shè)計(jì)，尤其是電子設(shè)計(jì)EDA仿真技術(shù)。EDA仿真軟件中Electronics Workbench仿真設(shè)計(jì)分析軟件是計(jì)算機(jī)數(shù)字電路與邏輯設(shè)計(jì)模擬和仿真的軟件包，是實(shí)用的電子電路在線仿真

電路板生產(chǎn)的幾個(gè)常用標(biāo)準(zhǔn)

基于FPGA的高精度相位差測(cè)量算法實(shí)現(xiàn)

摘要：首先介紹了兩種高精度相位差測(cè)量算法，一種是基于直接數(shù)字頻率合成(DDS)的相關(guān)測(cè)量法，另一種是基于快速傅里葉變換(FFT)的FFT測(cè)量法。其次，通過理論仿真分析兩種算法在不同信噪比和數(shù)據(jù)長度下的性能，并在此基

FPGA格局難改 新興企業(yè)勝算幾何？

全球FPGA(現(xiàn)場(chǎng)可編程門陣列)產(chǎn)業(yè)競(jìng)爭(zhēng)的基調(diào)是雙雄爭(zhēng)霸。據(jù)統(tǒng)計(jì)，2008年賽靈思和Altera兩家公司的銷售收入已占可編程器件行業(yè)整體銷售收入的87%。不過，由于該行業(yè)具有較高的收益率，因此不斷有新興企業(yè)加入競(jìng)爭(zhēng)行列。

Efinix成功推出Trion T20 FPGA樣品，同時(shí)將產(chǎn)品擴(kuò)展到二十萬邏輯單元的T200 FPGA

Efinix今天宣布提供Trion™ T20 FPGA樣品，并以T200 FPGA將產(chǎn)品供應(yīng)擴(kuò)展到二十萬邏輯單元(200K LE)，以支持主要客戶和市場(chǎng)的需求。此外，Efinix將在拉斯維加斯的CES 2019展示多款采用Trion FPGA客戶產(chǎn)品 。

基于CPLD的高分辨率AD轉(zhuǎn)換電路設(shè)計(jì)

本次設(shè)計(jì)應(yīng)用V /F轉(zhuǎn)換器實(shí)現(xiàn)高分辨率AD轉(zhuǎn)換，具有較高的滿刻度頻率響應(yīng)、低功耗和較低的非線性度等特點(diǎn)，廣泛應(yīng)用于儀器儀表對(duì)溫度的控制中，滿足對(duì)設(shè)定溫度控制穩(wěn)定性的要求。在系統(tǒng)設(shè)計(jì)中采用CPLD實(shí)現(xiàn)頻率計(jì)數(shù)功能，是數(shù)字系統(tǒng)精確測(cè)量頻率一種方法:在采樣時(shí)間內(nèi)同時(shí)對(duì)標(biāo)準(zhǔn)頻率信號(hào)和被測(cè)頻率信號(hào)計(jì)數(shù)。采樣完成后，把二者的計(jì)數(shù)值相比，再乘以標(biāo)準(zhǔn)頻率就可以得到被測(cè)頻率的精確值。

Altium發(fā)布最新升級(jí)——Altium Designer 14.3

21ic訊 Altium有限公司近日宣布推出其旗艦PCB設(shè)計(jì)軟件Altium Designer的最新版本——Altium Designer 14.3。在此次升級(jí)中，Altium公司對(duì)于來自用戶群的反饋進(jìn)行了積極響應(yīng)，通過新功能和增強(qiáng)性支持來助力

簡(jiǎn)單實(shí)用畫PCB軟件推薦（新手實(shí)用）

　　protel　　優(yōu)點(diǎn)：人性化，界面簡(jiǎn)單，操作簡(jiǎn)單，什么都能改，你想怎么樣畫就怎么樣畫。 畫封裝，拼版，生產(chǎn)gerber等都還挺方便?！　∪秉c(diǎn)：除以上優(yōu)點(diǎn)都是缺點(diǎn)，呵呵。 覆銅功能極差，文件很大，畫大些的板子

利用JTAG配置EPCS芯片的方法

Cyclone_III 在使用此方法時(shí)，要注意FPGA的MSEL0~3腳，不能接地。EP2C系列可以接地，EP3C系列不可以，要相應(yīng)的配置到AS模式所需的電平。聽同事說可以不用AS接口，而用JTAG接口配置EPCS器件，調(diào)了幾年FPGA了，卻從來沒

元器件PIP（堆疊封裝）和PoP（堆疊組裝）的比較

1． PiP （Package In Package,堆疊封裝）PiP一般稱堆疊封裝又稱封裝內(nèi)的封裝，還稱器件內(nèi)置器件。封裝內(nèi)芯片通過金線鍵合堆疊到基板上，同樣 的堆疊，通過金線再將兩個(gè)堆疊之間的基板鍵合，然后整個(gè)封裝成一個(gè)元件便

可在線升級(jí)的FPGA并行配置方法的實(shí)現(xiàn)

在當(dāng)今變化的市場(chǎng)環(huán)境中，產(chǎn)品是否便于現(xiàn)場(chǎng)升級(jí)、便于靈活使用，已成為產(chǎn)品進(jìn)入市場(chǎng)的關(guān)鍵因素。而基于 SRAM結(jié)構(gòu)的 FPGA器件的出現(xiàn)，為系統(tǒng)設(shè)計(jì)者動(dòng)態(tài)改變運(yùn)行電路中的邏輯功能創(chuàng)造了條件，也為現(xiàn)場(chǎng)升級(jí)等奠定了基礎(chǔ)

LabVIEW的利用循環(huán)結(jié)構(gòu)創(chuàng)建數(shù)組

創(chuàng)建數(shù)組過程中可能會(huì)包含很多重復(fù)的內(nèi)容，所以，有時(shí)可以利用循環(huán)結(jié)構(gòu)來創(chuàng)建數(shù)組。例如，創(chuàng)建上例中規(guī)律的二維數(shù)值數(shù)組，可按照以下步驟進(jìn)行。 第1步：創(chuàng)建一個(gè)For循環(huán)，設(shè)置循環(huán)次數(shù)為3，用來創(chuàng)建數(shù)組行，如圖1所示

如何在Protel軟件中導(dǎo)出元件清單

用Protel軟件打開PCB文件，選擇 Edit-----Export to spread。在彈出圖中選擇如下內(nèi)容： 之后導(dǎo)出清單。用Excel 2003打開。新建 空白工作簿把清單內(nèi)容復(fù)制到新工作簿中再進(jìn)行編輯。

基于CPLD/FPGA的多功能分頻器的設(shè)計(jì)與實(shí)現(xiàn)

引言 分頻器在CPLD/FPGA設(shè)計(jì)中使用頻率比較高,盡管目前大部分設(shè)計(jì)中采用芯片廠家集成的鎖相環(huán)資源 ,但是對(duì)于要求奇數(shù)倍分頻（如3、5等）、小數(shù)倍（如2.5、3.5等）分頻、占空比50%的應(yīng)用場(chǎng)合卻往往不能滿足要求。

FPGA的圖像處理技術(shù)，你知道多少？

最近一段時(shí)間一直在研究基于FPGA的圖像處理，乘著這個(gè)機(jī)會(huì)和大家交流一下，自己也順便總結(jié)一下。主要是為了大家對(duì)用FPGA做圖像處理有個(gè)感性的認(rèn)識(shí)，如果真要研究的話就得更加深入學(xué)習(xí)了。本人水平有限，如有錯(cuò)誤，歡