基于CPLD的多路信號(hào)采集系統(tǒng)實(shí)現(xiàn)方案

引言 存儲(chǔ)測(cè)試的特點(diǎn)是集多參數(shù)微型傳感器及信號(hào)調(diào)整、信息采集、信息存儲(chǔ)及傳輸接口電路為一體，對(duì)被測(cè)物體的工作環(huán)境、運(yùn)動(dòng)控制等多通道、大容量參數(shù)進(jìn)行（實(shí)時(shí)、動(dòng)態(tài)）數(shù)據(jù)采集、存儲(chǔ)、事后回收、數(shù)據(jù)再現(xiàn)、數(shù)據(jù)

設(shè)計(jì)FPGA系統(tǒng)應(yīng)了解的三個(gè)原則

一.面積與速度的平衡互換原則這里的面積指的是FPGA的芯片資源，包括邏輯資源和I/O資源等;這里的速度指的是FPGA工作的最高頻率(和DSP或者ARM不同，F(xiàn)PGA設(shè)計(jì)的工作頻率是不固定的，而是和設(shè)計(jì)本身的延遲緊密相連)。 在

基于STM32和CPLD的等精度測(cè)頻設(shè)計(jì)

在電子工程、資源勘探、儀器儀表等相關(guān)應(yīng)用中，頻率測(cè)量是電子測(cè)量技術(shù)中最基本最常見的測(cè)量之一，頻率計(jì)也是工程技術(shù)人員必不可少的測(cè)量工具。但是，傳統(tǒng)的頻率測(cè)量方法在實(shí)際應(yīng)用中有較大的局限性，基于傳統(tǒng)測(cè)頻原

一種FPGA高速訪問USB設(shè)備的設(shè)計(jì)方案

摘要：針對(duì)FPGA訪問USB設(shè)備存在傳輸速率低、資源消耗大、開發(fā)復(fù)雜的缺點(diǎn)，提出了一種將ARM處理器與FPGA相結(jié)合實(shí)現(xiàn)高速訪問USB設(shè)備的方案。該方案利用ARM處理器的USB Host讀取USB設(shè)備數(shù)據(jù)井緩存于高速內(nèi)存，采用乒乓

如何在CAM350中添加漢字

1.先在CorelDRAW中打好漢字　　 　　2.再把漢字轉(zhuǎn)換成曲線(這步驟關(guān)鍵,否則輸出DXF后,CAM350導(dǎo)入不了　　 　　3.輸出DXF　　 　　 　　4.用CAM350導(dǎo)入DXF文件　　 　　 　　 　　5.然后填充漢字　　 　　 　　6.光標(biāo)

FPGA和Nios II軟核的SD卡文件系統(tǒng)實(shí)現(xiàn)方法

摘要：利用Cyclone II系列FPGA構(gòu)建了一種用于SD卡讀寫的SPI控制器，并在其上實(shí)現(xiàn)了一個(gè)基于Nios II軟核處理器的嵌入式文件系統(tǒng)。此文件系統(tǒng)是通過在Nios II EDS開發(fā)平臺(tái)上移植znFAT32文件系統(tǒng)實(shí)現(xiàn)的。 關(guān)鍵詞：Cycl

基于FPGA的高速SDRAM控制器的視頻應(yīng)用

0 引言 SDRAM(同步動(dòng)態(tài)存儲(chǔ)器)是一種應(yīng)用廣泛的存儲(chǔ)器，具有容量大、數(shù)據(jù)讀寫速度快、價(jià)格低廉等優(yōu)點(diǎn)，特別適合那些需要海量存儲(chǔ)器的應(yīng)用領(lǐng)域，例如視頻方面。 這里有一個(gè)視頻項(xiàng)目要求將非標(biāo)準(zhǔn)的ITU-R BT.

基于FPGA的高速數(shù)據(jù)采集存儲(chǔ)系統(tǒng)的設(shè)計(jì)

0 引言 信息技術(shù)的發(fā)展，特別是各種數(shù)字處理器件處理速度的提高，實(shí)時(shí)處理大量的數(shù)據(jù)已經(jīng)成為現(xiàn)實(shí)。但是，在一些惡劣環(huán)境和數(shù)據(jù)無法進(jìn)行實(shí)時(shí)傳輸?shù)那闆r下，還必須用到存儲(chǔ)測(cè)試的方法。存儲(chǔ)測(cè)試是指在對(duì)被測(cè)對(duì)象

pcb布線心得(流程詳解、元件布局布線與EMC)

pcb布線技巧，輕松搞定布線、布局，主要包括：一、元件布局基本規(guī)則;二、元件布線規(guī)則;為增加系統(tǒng)的抗電磁干擾能力采取措施;3、降低噪聲與電磁干擾的一些經(jīng)驗(yàn)等.

基于FPGA的NAND FLASH控制器

1 引言在便攜式電子產(chǎn)品如U盤、MP3播放器、數(shù)碼相機(jī)中，常常需要大容量、高密度的存儲(chǔ)器，而在各種存儲(chǔ)器中，NAND FLASH以價(jià)格低、密度高、效率高等優(yōu)勢(shì)成為最理想的器件。但NAND FLASH的控制邏輯比較復(fù)雜，對(duì)時(shí)序要

量程自動(dòng)轉(zhuǎn)換的12位十進(jìn)制等精度數(shù)字頻率計(jì)

基于FPGA的多功能數(shù)字鐘設(shè)計(jì)

摘要：文中簡(jiǎn)要介紹了一種基于FPGA的多功能數(shù)字鐘設(shè)計(jì)方案。在實(shí)現(xiàn)數(shù)字鐘計(jì)時(shí)、校時(shí)和整點(diǎn)報(bào)時(shí)等基本功能的基礎(chǔ)上增加世界時(shí)鐘功能，能夠?qū)⒈本r(shí)間快速轉(zhuǎn)換為格林威治標(biāo)準(zhǔn)時(shí)。該方案采用VHDL和原理圖相結(jié)合的設(shè)計(jì)輸

目前FPGA的應(yīng)用主要是三個(gè)方向

第一個(gè)方向，也是傳統(tǒng)方向主要用于通信設(shè)備的高速接口電路設(shè)計(jì)，這一方向主要是用FPGA處理高速接口的協(xié)議，并完成高速的數(shù)據(jù)收發(fā)和交換。這類應(yīng)用通常要求采用具備高速收發(fā)接口的FPGA，同時(shí)要求設(shè)計(jì)者懂得高速接口電

ADPCM語音編解碼電路設(shè)計(jì)及FPGA實(shí)現(xiàn)

近年來,多媒體技術(shù)逐漸深入到人們的生活中。MP3播放器已經(jīng)成為流行的便攜式音頻播放設(shè)備,由于MP3編碼算法非常復(fù)雜,目前,一部分MP3播放器的錄音功能主要基于ADPCM算法和DSP來實(shí)現(xiàn)。本文闡述了ADPCM語音編解碼VLSI芯片的設(shè)計(jì)方法以及利用FPGA的硬件實(shí)現(xiàn)。

PCB布局的關(guān)鍵！教你一次搞定PCB布局

目前的交換式穩(wěn)壓器和電源設(shè)計(jì)更精巧、性能也更強(qiáng)大，但其面臨的挑戰(zhàn)之一，在于不斷加速的開關(guān)頻率使得PCB設(shè)計(jì)更加困難。PCB布局正成為區(qū)分一個(gè)開關(guān)電源設(shè)計(jì)好壞的分水嶺。本文將就如何在第一次就實(shí)現(xiàn)良好PCB布局提出建議。