21IC訊 楷登電子(美國Cadence公司)今日宣布發(fā)布Cadence® Sigrity™ 2018版本,該版本包含最新的3D解決方案,幫助PCB設計團隊縮短設計周期的同時實現(xiàn)設計成本和性能的最優(yōu)化。
1. 引言無線傳感器網(wǎng)絡(WSNs)集成了傳感器技術(shù),嵌入式計算技術(shù),無線網(wǎng)絡通信技術(shù),分布式信息處理技術(shù)以及微機電技術(shù),是當前的一個研究熱點。無線傳感器網(wǎng)絡可以在廣泛的應用領(lǐng) 域內(nèi)實現(xiàn)復雜的監(jiān)測和追蹤任務,
摘 要:介紹了用Multisim 仿真軟件測試門電路延遲時間的方法,提出了三種測試方案,即將奇數(shù)個門首尾相接構(gòu)成環(huán)形振蕩電路,用虛擬示波器測試所產(chǎn)生振蕩信號的周期,計算門的傳輸延遲時間;奇數(shù)個門首尾相接構(gòu)成環(huán)形
可重構(gòu)器件技術(shù)的發(fā)展和測控系統(tǒng)結(jié)構(gòu)模式的通用化是實現(xiàn)可重構(gòu)測控系統(tǒng)的前提。通過對常規(guī)計算機測控系統(tǒng)存在的問題、結(jié)構(gòu)模式和多任務特征以及可重構(gòu)器件技術(shù)發(fā)展的分析,提出基于FPGA器件設計可重構(gòu)測控系統(tǒng)平臺的設想,對可重構(gòu)測控系統(tǒng)設計原則、硬件結(jié)構(gòu)單元設計和軟件重構(gòu)方法進行了分析,并給出應用于雷達信號實時偵測的基于CPCI總線的可重構(gòu)測控系統(tǒng)硬件設計的實例。
減少FPGA的功耗可帶來許多好處,如提高可靠性、降低冷卻成本、簡化電源和供電方式、延長便攜系統(tǒng)的電池壽命等。無損于性能的低功耗設計既需要有高功率效率的FPGA架構(gòu),也需要有能駕馭架構(gòu)組件的良好設計規(guī)范。 本文
封裝,Package,是把集成電路裝配為芯片最終產(chǎn)品的過程,本文列舉了25種常見的封裝技術(shù),供大家參考。
a583307414
sendmo
asdasdasf
XD茂茂
cindy123456
2454347030
DYQ26
zyd4957
18713271819cxy
1994089340
rainbow9527
anpengaimao
王洪陽
zrddyhm
zh1812
dongliuwei
senlenced
年華2
lyz0609
dianzizhilu
lzdestiny
龍象
changlele
skyking1
新手編程
復制忍者
dsysd
歸途2018
zbby
小黑智