基于FPGA的高速自適應(yīng)濾波器的實(shí)現(xiàn)

在LMS算法進(jìn)行變步長(zhǎng)處理的基礎(chǔ)上，結(jié)合馳豫超前流水線技術(shù)和時(shí)序重構(gòu)技術(shù)提出了創(chuàng)新結(jié)構(gòu)和改進(jìn)算法，在FPGA的仿真綜合環(huán)境中設(shè)計(jì)實(shí)現(xiàn)了該高速自適應(yīng)濾波器，并且在Altera DE2-70開發(fā)板上進(jìn)行了板級(jí)測(cè)試。

基于SoPC的嵌入式語音處理系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

摘 要：介紹一種基于SoPC技術(shù)實(shí)現(xiàn)的語音處理系統(tǒng)的設(shè)計(jì)方法。系統(tǒng)主要由CyeloneⅡFPGA內(nèi)嵌NiosⅡ軟核處理器及音頻編／解碼芯片構(gòu)成；通過構(gòu)建嵌入式Linux操作系統(tǒng)來實(shí)現(xiàn)對(duì)音頻信號(hào)的采集和回放處理。詳細(xì)介紹通過SoP

COMSOL 發(fā)布 5.4 版本和兩款全新產(chǎn)品，為用戶帶來更強(qiáng)大的建模功能

新版本推出的 COMSOL Compiler™支持對(duì)仿真 App的編譯，以生成可獨(dú)立運(yùn)行、自由分發(fā)的可執(zhí)行程序，新增“復(fù)合材料模塊”增強(qiáng)了復(fù)合多層結(jié)構(gòu)分析功能。

LVDT數(shù)字解調(diào)方法研究

摘要：給出一種基于LVDT的數(shù)字解調(diào)系統(tǒng)。為了準(zhǔn)確地測(cè)量鐵芯的位置，提出了以基于FPGA的嵌入式系統(tǒng)平臺(tái)的數(shù)字解調(diào)系統(tǒng)。與以往方法不同的是不僅對(duì)所得次級(jí)線圈信號(hào)采用加減法，還采用比率檢測(cè)方法，通過多點(diǎn)的測(cè)量得

PLC接地方法

低壓電器設(shè)備的單點(diǎn)接地方式可分為：串聯(lián)式單點(diǎn)接地、并聯(lián)式單點(diǎn)接地、多分支單點(diǎn)接地。PLC的接地屬于低壓電器設(shè)備的單點(diǎn)接地方式。 串聯(lián)式單點(diǎn)接地：也就是第1種接地方式。接地方法：將多個(gè)低壓電氣設(shè)備的接地

頻分多址接入模型設(shè)計(jì)及MATLAB仿真計(jì)算

摘要：介紹了一種頻分多址模型，并對(duì)模型進(jìn)行了理論分析，采用編程模擬了其通信過程，對(duì)實(shí)驗(yàn)結(jié)果進(jìn)行了分析，實(shí)驗(yàn)表明該方法實(shí)用可行。 關(guān)鍵詞：頻分多址：MATLAB應(yīng)用；調(diào)制解調(diào) O 引言 MATLkB環(huán)境(中文名是矩

PCB設(shè)計(jì)切斷干擾傳播路徑的常用措施介紹

1元器件的合理布局(1)充分考慮電源對(duì)單片機(jī)的影響。電源做得好，整個(gè)電路的抗干擾就解決了一大半。許多單片機(jī)對(duì)電源噪聲很敏感，要給單片機(jī)電源加濾波電路或穩(wěn)壓器，以減小電源噪聲對(duì)單片機(jī)的干擾。比如，可以利用磁

基于Matlab GUI的整流電路仿真

集成電路設(shè)計(jì)流程詳細(xì)分析

集成電路設(shè)計(jì)的流程一般先要進(jìn)行軟硬件劃分，將設(shè)計(jì)基本分為兩部分：芯片硬件設(shè)計(jì)和軟件協(xié)同設(shè)計(jì)。　　芯片硬件設(shè)計(jì)包括：　　1.功能設(shè)計(jì)階段?！　≡O(shè)計(jì)人員產(chǎn)品的應(yīng)用場(chǎng)合，設(shè)定一些諸如功能、操作速度、接口規(guī)格、

開關(guān)電源設(shè)計(jì)中如何減小EMI

先簡(jiǎn)單介紹一下下EMI：　　EMI翻譯成中文就是電磁干擾。其實(shí)所有的電器設(shè)備，都會(huì)有電磁干擾。只不過嚴(yán)重程度各有不同?！　‰姶鸥蓴_會(huì)影響各種電器設(shè)備的正常工作，會(huì)干擾通信數(shù)據(jù)的正常傳遞，雖然對(duì)人體的傷害尚無

基于DSP和FPGA的實(shí)時(shí)圖像壓縮系統(tǒng)設(shè)計(jì)

提出了一種基于高頻幀攝像頭的高頻幀實(shí)時(shí)圖像壓縮技術(shù)，以此技術(shù)為基礎(chǔ)，使用TMS320CDM642和EP2C35 FPGA相結(jié)合，設(shè)計(jì)了一種高頻幀實(shí)時(shí)圖像處理器硬件系統(tǒng)。該系統(tǒng)采用2片SRAM乒乓結(jié)構(gòu)，以及基于TI公司DSP/BIOS和支持XDAIS的JPEG2000壓縮算法，實(shí)現(xiàn)了100幀/s的壓縮速度，系統(tǒng)同時(shí)解決了圖像壓縮中容量和速度的問題，實(shí)驗(yàn)了采集和壓縮過程的同步進(jìn)行，大大提高了圖像壓縮速度。

基于FPGA的芯片設(shè)計(jì)及其應(yīng)用

過去，半導(dǎo)體行業(yè)一直關(guān)注的兩個(gè)目標(biāo)是縮小體積和提高速率。近 40年來，對(duì)這些目標(biāo)的追求促使行業(yè)發(fā)展符合摩爾定律，性能和電路密度每18個(gè)月翻倍。導(dǎo)致技術(shù)高速發(fā)展，蘊(yùn)育了計(jì)算機(jī)革命、互聯(lián)網(wǎng)革命以及現(xiàn)在的無線通信

風(fēng)河為Altera Nios II嵌入式處理器提供Linux支持

Altera公司和Wind River公司宣布為Altera Nios® II嵌入式處理器提供Linux支持。嵌入式開發(fā)人員實(shí)現(xiàn)基于Nios II處理器的產(chǎn)品時(shí)可以在Altera全系列FPGA和HardCopy® ASIC上使用這一Linux解決方案。Wind River公

高頻電路布線的十大經(jīng)驗(yàn)分享

如果數(shù)字邏輯電路的頻率達(dá)到或者超過45MHZ~50MHZ，而且工作在這個(gè)頻率之上的電路已經(jīng)占到了整個(gè)電子系統(tǒng)一定的份量（比如說1/3），通常就稱為高頻電路。高頻電路設(shè)計(jì)是一個(gè)非常復(fù)雜的設(shè)計(jì)過程，其布線對(duì)整個(gè)設(shè)計(jì)至關(guān)重要！

一種精確幀同步算法及FPGA實(shí)現(xiàn)

在衛(wèi)星通信系統(tǒng)中，發(fā)送端通常利用不同的分組時(shí)隙同步傳送處在同一傳輸頻帶內(nèi)的各路信號(hào)，而接收端為了準(zhǔn)確識(shí)別和分離出數(shù)據(jù)流中的各路信號(hào)，需要采用幀同步算法進(jìn)行分組檢測(cè)和符號(hào)同步，其中分組檢測(cè)用來識(shí)別數(shù)據(jù)分