21ic訊 意法半導(dǎo)體被指定為該項目的負(fù)責(zé)方。Places2Be(“Pilot Lines for Advanced CMOS Enhanced by SOI in 2x nodes, Built in Europe”)項目旨在于支持28納米及以下技術(shù)節(jié)點的FD-SOI試制生產(chǎn)線的部署以及在歐洲實現(xiàn)規(guī)模生產(chǎn)的雙貨源。 Places2Be將有助于基于FD-SOI平臺的歐洲微電子設(shè)計生態(tài)系統(tǒng)發(fā)展，同時探索此項技術(shù)向下一個目標(biāo)(14/10納米)發(fā)展的途徑。

FD-SOI是下一代低功耗、高性能半導(dǎo)體制程，可取代標(biāo)準(zhǔn)的(“bulk”)硅和FinFET技術(shù)。首批FD-SOI系統(tǒng)級芯片預(yù)計將被用于消費電子、高性能計算機(jī)和網(wǎng)絡(luò)設(shè)備。

項目預(yù)算近3.6億歐元，來自7個國家的19個組織參與該項目，在三年項目執(zhí)行期內(nèi)，計劃約500名工程師在歐洲參與項目研發(fā)活動，Places2Be是ENIAC聯(lián)盟迄今最大的項目，投資方還包括項目成員國的國家機(jī)關(guān)。 Places2Be是ENIAC JU簽定的關(guān)鍵使能技術(shù)(KET)試制項目之一，旨在于開發(fā)對社會影響巨大的技術(shù)和應(yīng)用領(lǐng)域。

該項目的FD-SOI制造源位于歐洲兩個最大的微電子集群地：試制生產(chǎn)線在意法半導(dǎo)體的Crolles制造廠(法國格靳諾布爾附近)，雙制造源在德累斯頓GlobalFoundries1號制造廠(德國)。

意法半導(dǎo)體研發(fā)合作計劃總監(jiān)兼項目協(xié)調(diào)人François Finck表示：“Places2Be項目將加強(qiáng)格勒諾布爾和德累斯頓兩個微電子集群地的生態(tài)系統(tǒng)發(fā)展，除材料和IP投資產(chǎn)生的直接影響外，還會對歐洲整體產(chǎn)業(yè)鏈 –大中小企業(yè)、創(chuàng)業(yè)公司和研究機(jī)構(gòu)產(chǎn)生積極的影響。”

編者注

Places2Be成員(按字母順序)

• ACREO Swedish ICT AB, 瑞典

• Adixen Vacuum Products, 法國

• Axiom IC, 荷蘭

• Bruco Integrated Circuits, 荷蘭

• Commissariat à l'énergie atomique et aux énergies alternatives, 法國

• Dolphin Integration, 法國

• Ericsson AB, 瑞典

• eSilicon Romania S.r.l., 羅馬尼亞

• Forschungzentrum Jülich Gmbh, 德國

• GlobalFoundries Dresden, 德國

• Grenoble INP, 法國

• IMEC Interuniversitair Micro-Electronica Centrum vzw, 比利時

• Ion Beam Services, 法國

• Mentor Graphics France Sarl, 法國

• SOITEC SA, 法國

• ST-Ericsson

• 意法半導(dǎo)體(Crolles2 SAS, SA, Grenoble SAS)， 法國

• Université Catholique de Louvain, 比利時

• University of Twente, 荷蘭

成員國:

• 比利時

• 芬蘭

• 法國

• 德國

• 羅馬尼亞

• 瑞典

• 荷蘭

關(guān)于FD-SOI(全耗盡型絕緣層上硅)

FD-SOI代表“全耗盡型絕緣層上硅”。這項技術(shù)可改進(jìn)晶體管溝道的靜電控制，提高晶體管性能和能效。準(zhǔn)確地講，Places2Be采用超薄體埋氧層(UTBB)FD-SOI，可動態(tài)調(diào)整晶體管性能，在晶體工作過程中選擇低功耗或高速度。

關(guān)于ENIAC JU

歐洲納電子計劃顧問委員會(ENIAC)聯(lián)盟(JU)是納米工業(yè)上市公司與私營企業(yè)的聯(lián)盟組織，成員來自ENIAC成員國、歐盟和歐洲納米電子技術(shù)研究協(xié)會(AENEAS)。

該組織負(fù)責(zé)協(xié)調(diào)研發(fā)活動，通過項目競標(biāo)進(jìn)一步提高芯片的小型化和集成度，從而提高芯片的功能性。將提供新材料、設(shè)備和工藝、新架構(gòu)、創(chuàng)新的制程、全新的設(shè)計方法、新封裝和系統(tǒng)化方法。在通信、計算機(jī)、交通、保健和健身、能源、環(huán)境管理、安保和娛樂應(yīng)用領(lǐng)域推動高科技創(chuàng)新應(yīng)用發(fā)展，同時高科技創(chuàng)新應(yīng)用也為該組織發(fā)展提供動力。

ENIAC JU成立于2008年2月。2013年，該組織將全年分配研究資金。被選中的融資項目將于2017年12月31日終止。通過ENIAC JU產(chǎn)生的研發(fā)活動估計總值達(dá)到30億歐元。