摘要：設(shè)計(jì)了一種DC-DC升壓型開(kāi)關(guān)電源的低壓啟動(dòng)電路，該電路采用兩個(gè)在不同電源電壓范圍內(nèi)工作頻率較穩(wěn)定的振蕩器電路，利用電壓檢測(cè)模塊進(jìn)行合理的切換，解決了低輸入電壓下電路無(wú)法正常工作的問(wèn)題，并在0．5μm CMOS工藝庫(kù)(VthN=0．72 V，VthP=-0．97 V)下仿真。仿真結(jié)果表明，在0．8 V低輸入電壓時(shí)，通過(guò)此升壓型開(kāi)關(guān)電源，可以將VDD升高至3．3 V。
關(guān)鍵詞：開(kāi)關(guān)電源；環(huán)形振蕩器；低壓啟動(dòng)；COMS

0 引言
    各種便攜式電子產(chǎn)品，如照相機(jī)、攝像機(jī)、手機(jī)、筆記本電腦、多媒體播放器等都需要DC-DC變換器等電源管理芯片。這類便攜式設(shè)備一般使用電池供電，總能量有限，因此，電源芯片需要最大限度地降低工作電壓，延長(zhǎng)電池的使用壽命。傳統(tǒng)DC-DC的工作電壓一般都在1．0 V以上，本文所設(shè)計(jì)的電路將這一啟動(dòng)電壓降低至0．8V。

1 電路整體示意圖
    DC-DC升壓型開(kāi)關(guān)電源在低輸入電壓下工作，利用控制電路導(dǎo)通和關(guān)斷功率管，在功率管導(dǎo)通時(shí)，電感儲(chǔ)存能量；當(dāng)功率管關(guān)斷時(shí)，電感釋放能量，對(duì)輸出電容充電，輸出電壓升高。當(dāng)輸入電源低至1．0 V以下，如果DC-DC芯片的驅(qū)動(dòng)電壓取自輸入電源，芯片內(nèi)部電路就不能正常工作，DC-DC便無(wú)法啟動(dòng)；如果DC-DC芯片的驅(qū)動(dòng)電壓取自輸出電壓，同樣，芯片根本無(wú)法啟動(dòng)及進(jìn)行任何升壓動(dòng)作。本文針對(duì)輸入電源電壓變化范圍較大，在考慮商業(yè)成本的情況下，設(shè)計(jì)了2個(gè)振蕩器電路：主振蕩器和輔助振蕩器。輔助振蕩器靠輸入電壓供電，0．8 V即能起振，在VDD升至1．9 V以前控制功率管的導(dǎo)通與關(guān)斷，使VDD逐步抬升。主振蕩器靠輸出電壓即VDD供電，在VDD升至1．9 V以后以一個(gè)較穩(wěn)定的頻率工作，抬升并維持輸出電壓。電路的整體示意圖如圖1所示。該電路包括主振蕩器、輔助振蕩器以及它們的切換電路、帶隙基準(zhǔn)電路、PWM比較器、過(guò)壓保護(hù)電路、過(guò)流保護(hù)電路等。

2 主振蕩器的設(shè)計(jì)
    在構(gòu)想了兩個(gè)在兩段不同的電源電壓下工作的振蕩器電路之后，就可以對(duì)兩個(gè)振蕩器電路分別進(jìn)行設(shè)計(jì)。環(huán)形振蕩器因其結(jié)構(gòu)簡(jiǎn)單，易于集成，而用于許多集成電路芯片的設(shè)計(jì)，但其振蕩頻率受電源電壓變化的影響較大，文獻(xiàn)中所提出的方案雖然有較大改善，但它采用了大的集成電阻，這不僅增大了芯片面積，而且集成電阻阻值隨工藝偏差很大，還會(huì)進(jìn)一步增大環(huán)振輸出頻率的不穩(wěn)定性。文獻(xiàn)所提出的改進(jìn)型環(huán)形振蕩器電路頻率穩(wěn)定度高，適用于電源電壓變化較大的集成電路系統(tǒng)，但它采用了耗盡型MOS管，增加了電路的成本，不利于商業(yè)開(kāi)發(fā)。本文所設(shè)計(jì)的主振蕩器采用如圖2所示的環(huán)形振蕩器結(jié)構(gòu)。VC1，VC2分別為過(guò)壓保護(hù)電路，PWM比較器的輸出信號(hào)，MP10和MP11為帶隙基準(zhǔn)提供的鏡像電流，合理的控制鏡像電流和電容C1，C2的大小，即能夠使主振蕩器在1．9～8 V的VDD區(qū)間輸出350 kHz左右較穩(wěn)定的振蕩頻率。

[!--empirenews.page--]
3 輔助振蕩器的設(shè)計(jì)
    文獻(xiàn)中提出的輔助振蕩器電路也采用環(huán)形振蕩器結(jié)構(gòu)，它利用亞閾值導(dǎo)通的原理，使得起振電壓降至0．8 V，但是這個(gè)輔助振蕩器在0．8～1．9 V的VDD區(qū)間里頻率變化很大，會(huì)在電路啟動(dòng)階段造成很大的浪涌電流，造成系統(tǒng)的不穩(wěn)定。
    文獻(xiàn)中提出的輔助振蕩器克服了以上缺點(diǎn)，既保證了在0．8 V起振，又避免了振蕩頻率變化過(guò)大，但是，在輔助振蕩器關(guān)斷之后由于工藝偏差可能會(huì)在R，S端出現(xiàn)不確定狀態(tài)，導(dǎo)致功耗過(guò)大，并造成后續(xù)電路不能正常工作。本文在文獻(xiàn)的基礎(chǔ)上加以改進(jìn)，增加M17管，M18管，所設(shè)計(jì)的輔助振蕩器如圖3所示。

    圖3中，M1～M12是低輸入電壓偏置電流電路，這個(gè)電路的主要功能是在低輸入電壓下產(chǎn)生一個(gè)恒定的納安級(jí)的偏置電流。這一不隨電源電壓變化的偏置電流將為圖3所示的輔助振蕩器提供偏置。M8～M13為啟動(dòng)電路，M3，M4都工作在亞閾值區(qū)，
   
   
    式中：K=(W／L)M4／(W／L)M3，通過(guò)式(5)可以發(fā)現(xiàn)，偏置電流IM1，IM2與輸入電源無(wú)關(guān)。
    恒流源II和I4對(duì)電容C1充放電，該振蕩器的核心模塊是兩個(gè)比較器，M21，M22組成COMP1，該比較器閾值較高，為M22管的導(dǎo)通閾值，記為VH=Vth。M22，M23，M24，M25，M26，R2組成COMP2，該比較器閾值較低，記為VL：
   
    SE為輔助振蕩器切換信號(hào)，SEB為SE的反信號(hào)。當(dāng)VDD低于1．9 V時(shí)，SE為高電平，M17，M18都截止，不影響R，S觸發(fā)器的翻轉(zhuǎn)，輔助振蕩器工作，開(kāi)關(guān)S1斷開(kāi)，S2閉合；當(dāng)VDD高于1．9 V時(shí)，SE為低電平，輔助振蕩器關(guān)斷，開(kāi)關(guān)S1閉合，S2斷開(kāi)，M17，M18都導(dǎo)通，R=1，S=0，AUXCLK被鎖定為高電平，既減小了功耗，也避免了輔助振蕩器關(guān)斷之后R，S端出現(xiàn)不確定狀態(tài)。

4 電路整體仿真結(jié)果與分析
    整體電路在0．5μm CMOS工藝庫(kù)(VthN=0．72 V，VthP=-0．97 V)下仿真，仿真條件為VIN=0．8 V，仿真結(jié)果如圖4所示。

    從圖4可以看出，電路啟動(dòng)后，首先輔助振蕩器V(auxclk)起振，VDD逐漸升高，升高至1.4 V時(shí)，主振蕩器V(mainclk)起振，但此時(shí)只有輔助振蕩信號(hào)通過(guò)開(kāi)關(guān)S2傳到功率管的柵極，當(dāng)VDD升高至1．9 V時(shí)，輔助振蕩器關(guān)掉，主振蕩器信號(hào)通過(guò)開(kāi)關(guān)S1傳到功率管的柵極，VDD繼續(xù)升高至設(shè)定的輸出電壓3．3 V以后，由反饋電路控制主振蕩器的開(kāi)啟與關(guān)斷，來(lái)維持這一輸出電壓。

5 結(jié)語(yǔ)
    本文針對(duì)輸入電源電壓變化范圍較大，設(shè)計(jì)了兩種結(jié)構(gòu)不同的振蕩器，其在在不同電源電壓范圍內(nèi)工作的頻率較穩(wěn)定，并利用電壓檢測(cè)模塊進(jìn)行合理的切換，解決了低輸入電壓下電路無(wú)法啟動(dòng)的問(wèn)題，是一款適用于商業(yè)開(kāi)發(fā)的DC-DC升壓型開(kāi)關(guān)電源。