現(xiàn)在FPGA的內(nèi)核和I/O的電源需要雙電源供電。通常來(lái)說(shuō),I/O部分的供電電壓是由設(shè)備中其它元器件所決定的,而FPGA的內(nèi)核則依賴于產(chǎn)品本身的設(shè)計(jì),其內(nèi)核的供電電源分別為2.5V,1.8V或1.5V。電源的跟蹤(Tracking)/順序(Sequencing)的功能可以用來(lái)滿足這一系列的電壓要求。

Elantec公司的Monopower系統(tǒng)DC/DC轉(zhuǎn)換器提供了一套理想的解決方案。EL7564C正是這樣一個(gè)內(nèi)部集成有FET管和電流傳感的單片同步降壓(Buck)的轉(zhuǎn)換器,它具有高達(dá)95%的效率和高達(dá)300k～500kHz的開(kāi)關(guān)頻率和非常少的外圍器件。這樣,將大大縮小線路板的設(shè)計(jì)尺寸。

設(shè)計(jì)步驟

首先,先從Xilinx公司的電源估算表中估算出設(shè)計(jì)所需的功耗。

其次,計(jì)算出EL7564C外圍的器件值。

最后是線路布線圖和電路板的材料清單(BOM)。

EL7564C 電路接線圖(VIN=+5V)如圖1所示。它的特點(diǎn)和優(yōu)點(diǎn)見(jiàn)表1。

表1EL7564的特點(diǎn)和優(yōu)點(diǎn)

1.影響功率的因素

2.設(shè)計(jì)的考慮

我們將DC/DC轉(zhuǎn)換器的指標(biāo)定為：

*輸入電壓范圍為：VIN=4.5V～5.5V

*輸出電壓：Vo=3.3V

*最大的輸出電壓紋波：ΔVo=2%

*輸出電流：Io=4A

以下簡(jiǎn)要地介紹電路元器件的選擇：

(1)選擇反饋電阻的分壓比。反饋電阻的分壓比決定了輸出電壓值：

V0=1+(R2/R1)

如果R1選定為1kΩ,則：

R2=2.3kΩ

(2)選擇轉(zhuǎn)換器的開(kāi)關(guān)頻率Fs。工作頻率很大程序上影響著DC/DC轉(zhuǎn)換器的效率和電感的大小。通常來(lái)說(shuō),當(dāng)開(kāi)關(guān)的頻率較低時(shí)半導(dǎo)體器件的開(kāi)關(guān)損耗會(huì)小,效率增加。然而電感元件的大小是隨著頻率的增加而減小的。

請(qǐng)參考EL7564C的數(shù)據(jù)表中的Fs隨COSC變化的曲線圖,選C4=390pF,求得Fs=350KHz。

(3)電感L1。EL7564C采用的是電流控制的方式,內(nèi)部功率FET管的占空比是由一個(gè)求和比較器而產(chǎn)生的。這個(gè)比較器將反饋電壓與內(nèi)部參考電壓相比較。比較器具有電流傳感輸入,它決定著功率FET管的工作和關(guān)斷時(shí)間。就理想工作而言,電感的電流紋波應(yīng)低于0.8A,這個(gè)電流的鋸齒波的斜率與VIN,VOUT和L1相關(guān)。

如果IL=0.8A,則：

故選擇L1=4.7μH。

(4)輸出電容C7。輸出電壓的紋波Δvo和輸出電流的紋波ΔIL決定了C7的值。ΔV0=2%,則C7的等效串聯(lián)電阻(ESR)應(yīng)小于：

ESR=(ΔV0)/(ΔILMAX)=70mΩ

選擇C7=330μF(滿足ESR的需求),使輸出電壓的紋波Δvo=2%。

(5)輸入電容C1a。如果所有的交流都由輸入電容Cla來(lái)控制,那么它的有效值(RMS)電流則為：

當(dāng)占空系數(shù)D=50%時(shí),IIN可達(dá)2A的電流,因此,必須選擇通過(guò)2A的電容。然而,另高頻旁路電容可為它分擔(dān)一些電流,這樣Cla的電流要求值會(huì)減小。

選用：Cla=330μF,

Clb=0.1μF。

(6)其它外部元件

材料清單(表2)給出了其它的外部元件的詳細(xì)資料。

表2 EL7564C線路板的材料清單

布線的考慮

許多電源IC內(nèi)部含有低電壓和電流等模擬電路,內(nèi)時(shí)又要求能提供大電流的高速驅(qū)動(dòng)大的功率負(fù)載。要將這些功能集成到一個(gè)單個(gè)芯片內(nèi)是非常困難的,因?yàn)橐瑫r(shí)解決低噪聲和大功率這一對(duì)矛盾。為了減小這對(duì)一對(duì)矛盾,許多新的電源IC已將“信號(hào)地”與“電源地”引腳的連接分離。目的是使大電流,高速的輸出噪聲自成回路,而不讓其干擾特點(diǎn)敏 感的低電平的模擬控制部分。

DC/DC轉(zhuǎn)換器的布線對(duì)其功能實(shí)現(xiàn)尢為重要。信號(hào)地(SGND)和電源地(PGND)應(yīng)當(dāng)分離,以確保電源地中的較大脈沖電流不會(huì)對(duì)連接到信號(hào)地上的高靈敏度的信號(hào)電流造成干擾。它們只能單點(diǎn)接地(通常是在各自的I/O電容的負(fù)極相連)。另外,旁路電容C3應(yīng)當(dāng)盡可能地靠近IC的2腳和4腳。

芯片的主要散熱是通過(guò)多個(gè)PGND腳接地散熱的,與這些接地腳相連的銅箔應(yīng)盡可能地大。另外,良好而大面積的接地對(duì)減小電路的電磁干擾是非常有用的。[!--empirenews.page--]

結(jié)論

Elantec公司的EL7564CDC/DC轉(zhuǎn)換器的內(nèi)部集成FET電源解決方案,能精確提供3.3V,2.5V,1.8V和1.5V輸出電壓,輸出電流高達(dá)4A。數(shù)個(gè)EL7564C疊加輸出電流可達(dá)8A以上。這樣便可滿足Xilinx的Virtex,Virtex-E和Virtex-Ⅱ系列FPGA產(chǎn)品的電源供電需求。另外,EL7564C可提供低至1.0V的電壓輸出。