www.久久久久|狼友网站av天堂|精品国产无码a片|一级av色欲av|91在线播放视频|亚洲无码主播在线|国产精品草久在线|明星AV网站在线|污污内射久久一区|婷婷综合视频网站

當(dāng)前位置:首頁 > 電源 > 電源
[導(dǎo)讀]在啟動目前的大型系統(tǒng)單芯片 FPGA 的多重電軌時,有許多技巧可用來控制其啟動順序和時序。遵照裝置制造商所指定的正確順序甚為重要,如此可避免裝置抽取過多電流而導(dǎo)致?lián)p壞。

確保多重 FPGA 電軌依正確順序關(guān)閉,跟確保開機程序是否正確一樣重要,可避免裝置因電壓狀態(tài)無法判斷而提早出現(xiàn)故障。

電源定序的安全考慮

在啟動目前的大型系統(tǒng)單芯片 FPGA 的多重電軌時,有許多技巧可用來控制其啟動順序和時序。遵照裝置制造商所指定的正確順序甚為重要,如此可避免裝置抽取過多電流而導(dǎo)致?lián)p壞。

有些方法是透過操縱各轉(zhuǎn)換器的電源良好輸出,來控制順序中下一個供應(yīng)的 Enable 腳位。如需要繼電器,可插入電容器。另一種類似的方式則是使用重置 IC,在前一個供電達到所要求的電壓后啟動下一個轉(zhuǎn)換器。每種方法都有一些缺點,且這些方法都無法控制電源關(guān)閉的順序。依正確的相反順序關(guān)閉電軌,跟開啟電源順序是否正確一樣重要,都是為了確保裝置能安全運作。

使用專用的電源定序 IC,則更能穩(wěn)定確保其順序正確。IC 可程序化,在所要的時間點分別傳送 Enable 訊號。圖 1 顯示多信道序列發(fā)生器如何管理 FPGA 核心邏輯、周邊和 I/O 電域。即使如此,電源關(guān)閉順序仍舊難以控制,因為每個電軌上的去耦合電容器在轉(zhuǎn)換器關(guān)閉后仍可能殘留電荷,且殘留時間不一定,而每個電軌最多可能連接多達 20mF 的總?cè)ヱ詈想娙荨?/p>

 

圖 1. 透過定序 IC 管理 FPGA 電軌。

電源關(guān)閉控制

使用具有已知時間常數(shù)的電路,主動將去耦合電容器放電,序列發(fā)生器便能維持正確的電源關(guān)閉順序,其做法是在串聯(lián)的電容器中暫時插入放電電阻器。圖 2 顯示如何在加入最少必要組件下,使用一對細(xì)心挑選的 MOSFET 將電阻器插入電路中。

電源序列發(fā)生器的 EN 輸出連接到 DC-DC 穩(wěn)壓器的 Enable 腳位,也連接到 P 通道 MOSFET (Q1) 的閘極。序列發(fā)生器輸出降低停用 DC-DC 穩(wěn)壓器時,Q1 便會反轉(zhuǎn)訊號,開啟 N 信道 MOSFET Q2。開啟時,Q2 會透過 R2 電阻使 15mF 去耦合電容器放電到接地。

 

圖 2. 控制電源定序的主動放電電路。

圖中的電路假設(shè) DC-DC 穩(wěn)壓器在提供關(guān)機訊號后無法持續(xù)產(chǎn)生輸出。假如 DC-DC 穩(wěn)壓器的輸出能在收到關(guān)機指令后持續(xù)供應(yīng)電源,則需要額外的繼電器才能啟動放電電路。

選擇的 R2 值必須能確保適當(dāng)?shù)姆烹姇r間,讓序列發(fā)生器能在可接受的時間間隔內(nèi)完成關(guān)機。另外還要注意的是,電阻必須夠大,才能避免電流尖峰值上升率過快,避免引發(fā) EMI 問題,以及對 Q2 和去耦合電容器組造成瞬態(tài)熱應(yīng)力。實務(wù)上,選擇 R2 值時需考慮一些額外的重要參數(shù),像是 Q2 的導(dǎo)通電阻 (RDS(ON)) 和電容器組的等效串聯(lián)電阻 (ESR)。

選擇 MOSFET Q1 時應(yīng)參考電源序列發(fā)生器的輸出電壓閾值。所選的裝置應(yīng)有夠高的閘極閾值電壓 (VGS(th)),確保序列發(fā)生器輸出為高電位時能保持關(guān)閉,但要注意的是,VGS(th) 會隨接面溫度上升而下降。本范例中選擇的序列發(fā)生器操作供應(yīng)電壓為 5V,最小指定高電位輸出電壓為 4.19V。Q1 的 VGS(th) 在 60°C 環(huán)境操作溫度下必須大于 0.9V,以確保運作正常。此外,閘極應(yīng)使用 100kΩ 電阻下拉至源極電位,以避免誤開。查看 MOSFET 數(shù)據(jù)表中 VGS(th) 與溫度的標(biāo)準(zhǔn)化曲線,顯示 Diodes 公司的 ZXMP6A13F 符合要求:保證最小 VGS(th) 在室溫下為 1V,到 60°C 則下降至 0.9V 左右。

在此范例中,我們假設(shè)序列發(fā)生器必須在 100ms 內(nèi)關(guān)閉總共 10V 的電軌。因此,每個電軌的去耦合電容器組必須在 10ms 內(nèi)完成放電。目標(biāo)是達成 RC 時間常數(shù) 8ms 的 3 倍,確保電容器在要求時間內(nèi)放電到全電壓的 5% 以下。計算 RC 常數(shù)時,電容器組的 MOSFET RDS(ON)、寄生線路電阻和 ESR 都必須與電阻器 R2 一同納入考慮。

假設(shè)電容器 ESR 和線路電阻加起來不超過 10mΩ,去耦合電容器組的總電容值為 15mF,則 RDS(ON) 和 R2 的適當(dāng)值可用下列表達式求得:

3 x (10mΩ + R2 + (1.5 x RDS(ON))) x 15mF = 8ms

假設(shè) R2 = 50mΩ,功率 MOSFET Q2 的 RDS(ON) 在 VGS = 4.5V 且環(huán)境溫度為 25˚C 下必須小于 80mΩ。

選擇 MOSFET 時,溫度相關(guān)變動的效應(yīng)和 RDS(ON) 的批量變異也應(yīng)考慮在內(nèi)。RDS(ON) 在 4.5V 閘極驅(qū)動下、超出預(yù)期作業(yè)溫度范圍時的變異可能高達 15mΩ。因此最好的做法是,確定 R2 為所選 MOSFET 之制造商指定最大 RDS(ON) 的兩倍左右。如果 R2 為 50mΩ,則可選用 Diodes 公司的 DMN3027LFG N 通道 MOSFET。此裝置在 VGS = 4.5V、室溫下的 RDS(ON) 典型值和最大值分別為 22mΩ 和 26.5mΩ。因此,RDS(ON) 變化可從 15mΩ 到 40mΩ,放電時間從 95% (3 倍 RC) 的 3.9ms 起跳,使用最差 20mF 大小的電容器組時放電時間則可能拉長到 5.4ms。

MOSFET 夠耐用嗎?

DMN3027LFG 會隨時間以電流和電壓為函數(shù)消耗電容器內(nèi)的能源,因此有需要評估最大單一脈沖,讓功率 MOSFET 能夠安全應(yīng)付,同時確保接面溫度不會超過絕對最高額定典型值 TJ(max) = 150°C。相關(guān)詳細(xì)資料可查看 MOSFET 數(shù)據(jù)表中的安全操作區(qū) (SOA)。SOA 應(yīng)以所需的 MOSFET 閘極驅(qū)動器應(yīng)用的環(huán)境操作溫度為基礎(chǔ)。在使帶 0.9V 電荷的電容器組放電時,可接受的 SOA 曲線應(yīng)指出單一脈沖尖峰電流量為至少 1V,脈沖寬度介于 1ms 至 10ms。SOA 應(yīng)適用于一般的應(yīng)用環(huán)境溫度,安裝在使用最少散熱器 (亦稱最小建議墊片 (MRP) 配置) 下的電路板上時,亦即假設(shè)的 60°C。

此外也需要考慮 DMN3027LFG (Q2) MOSFET 和 R2 串聯(lián)電阻的功耗。最糟的使用情況,就是在很短的時間內(nèi)對電容器進行充放電。假設(shè)最糟情況下,電源序列發(fā)生器可進入連續(xù)回路,每隔 20ms 啟動一次 DC-DC 穩(wěn)壓器并接著停用 (10ms 啟用 + 10ms 停用),DMN3027LFG 和 R2 將會有大約 0.5W 的功耗。這是從電容器組儲存的已知總能源會每隔 20ms 放電計算得到:

P = E ÷ t = ½CV2 ÷ 20ms = 500mW (假設(shè) C = 20mF,充電至 1V)

DMN3027LFG 的最大溫度調(diào)整 RDS(ON) 為 40mΩ,因此 Q2 和 R2 的功耗分別為 222mW 和 278mW。若 RDS(ON) 為較低的 15mΩ,R2 的功耗將增加到 385mW,因此需使用 0.5W 額定值的電阻。

在一般應(yīng)用中,環(huán)境溫度預(yù)期接近 60°C,而 DMN3027LFG 在最小建議墊片配置下的接面至環(huán)境熱電阻 (RθJA) 為 130°C/W,功耗達 222mW 時 TJ 接近 90°C。這表示 TJ(max) = 150°C 還有很多預(yù)留空間。

圖 3 顯示電路實際運作方式。尖峰電流限制在大約 12.5A,電容器組從初始 1V 充電狀態(tài)下放電至 5% 的時間約為 4ms,此數(shù)值接近理論值的計算結(jié)果。

 

圖 3.在控制時間和限制放電電流下關(guān)閉單一電軌。

結(jié)論

依照正確順序關(guān)閉個別電源供應(yīng),跟確定開機順序是否正確一樣重要,都是為了避免復(fù)雜的多軌式 FPGA 損壞。讓去耦合電容器主動放電,有助于穩(wěn)定確保每個電軌能在已知的時間內(nèi)關(guān)閉。在選擇主動放電電路的組件,也就是主要的串聯(lián)電阻器和主要 MOSFET 開關(guān)時,應(yīng)確保組件具備適當(dāng)?shù)臅r間常數(shù),且能耐受最糟的電源循環(huán)條件下所造成的應(yīng)力。

本站聲明: 本文章由作者或相關(guān)機構(gòu)授權(quán)發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點,本站亦不保證或承諾內(nèi)容真實性等。需要轉(zhuǎn)載請聯(lián)系該專欄作者,如若文章內(nèi)容侵犯您的權(quán)益,請及時聯(lián)系本站刪除。
換一批
延伸閱讀

在數(shù)字化浪潮席卷全球的今天,F(xiàn)PGA技術(shù)正成為驅(qū)動創(chuàng)新的核心引擎。2025年8月21日,深圳將迎來一場聚焦FPGA技術(shù)與產(chǎn)業(yè)應(yīng)用的盛會——2025安路科技FPGA技術(shù)沙龍。本次沙龍以“定制未來 共建生態(tài)”為主題,匯聚行業(yè)...

關(guān)鍵字: FPGA 核心板 開發(fā)板

在現(xiàn)代電子系統(tǒng)中,現(xiàn)場可編程門陣列(FPGA)憑借其開發(fā)時間短、成本效益高以及靈活的現(xiàn)場重配置與升級等諸多優(yōu)點,被廣泛應(yīng)用于各種產(chǎn)品領(lǐng)域。從通信設(shè)備到工業(yè)控制,從汽車電子到航空航天,F(xiàn)PGA 的身影無處不在。為了充分發(fā)揮...

關(guān)鍵字: 可編程門陣列 FPGA 數(shù)字電源

2025年8月4日 – 提供超豐富半導(dǎo)體和電子元器件?的業(yè)界知名新品引入 (NPI) 代理商貿(mào)澤電子 (Mouser Electronics) 即日起開售Altera?的Agilex? 3 FPGA C系列開發(fā)套件。此開...

關(guān)鍵字: FPGA 邊緣計算 嵌入式應(yīng)用

內(nèi)窺鏡泛指經(jīng)自然腔道或人工孔道進入體內(nèi),并對體內(nèi)器官或結(jié)構(gòu)進行直接觀察和對疾病進行診斷的醫(yī)療設(shè)備,一般由光學(xué)鏡頭、冷光源、光導(dǎo)纖維、圖像傳感器以及機械裝置等構(gòu)成。文章介紹了一款基于兩片圖像傳感器和FPGA組成的微型3D內(nèi)...

關(guān)鍵字: 微創(chuàng) 3D內(nèi)窺鏡 OV6946 FPGA

運用單片機和FPGA芯片作為主控制器件 , 單片機接收從PC機上傳過來的顯示內(nèi)容和顯示控制命令 , 通過命令解釋和數(shù)據(jù)轉(zhuǎn)換 , 生成LED顯示屏所需要的數(shù)據(jù)信號和同步的控制信號— 數(shù)據(jù)、時鐘、行同步和面同步 。FPGA芯...

關(guān)鍵字: 單片機 FPGA LED顯示屏

在異構(gòu)計算系統(tǒng)中,ARM與FPGA的協(xié)同工作已成為高性能計算的關(guān)鍵架構(gòu)。本文基于FSPI(Fast Serial Peripheral Interface)四線模式,在150MHz時鐘頻率下實現(xiàn)10.5MB/s的可靠數(shù)據(jù)...

關(guān)鍵字: ARM FPGA FSPI

在全球FPGA市場被Xilinx(AMD)與Intel壟斷的格局下,國產(chǎn)FPGA廠商高云半導(dǎo)體通過構(gòu)建自主IP核生態(tài)與智能時序約束引擎,走出差異化高端化路徑。本文深入解析高云半導(dǎo)體FPGA工具鏈的兩大核心技術(shù)——全棧IP...

關(guān)鍵字: FPGA 高云半導(dǎo)體

2025年6月12日,由安路科技主辦的2025 FPGA技術(shù)沙龍在南京正式召開,深圳市米爾電子有限公司(簡稱:米爾電子)作為國產(chǎn)FPGA的代表企業(yè)出席此次活動。米爾電子發(fā)表演講,并展出米爾基于安路飛龍派的核心板和解決方案...

關(guān)鍵字: FPGA 核心板 開發(fā)板

高 I/O、低功耗及先進的安全功能,適用于成本敏感型邊緣應(yīng)用

關(guān)鍵字: FPGA I/O 機器視覺

本文討論如何為特定應(yīng)用選擇合適的溫度傳感器。我們將介紹不同類型的溫度傳感器及其優(yōu)缺點。最后,我們將探討遠程和本地檢測技術(shù)的最新進展如何推動科技進步,從而創(chuàng)造出更多更先進的溫度傳感器。

關(guān)鍵字: 溫度傳感器 CPU FPGA
關(guān)閉