當(dāng)前位置：首頁 > 電路圖 > 基礎(chǔ)實(shí)用電路

自動(dòng)量程切換電路圖(PGA202)

時(shí)間：2008-06-15 21:15:32

關(guān)鍵字：切換電路 PGA 電路圖自動(dòng)量程

手機(jī)看文章

掃描二維碼
隨時(shí)隨地手機(jī)看文章

[導(dǎo)讀]如圖所示為由PGA202與比較器、計(jì)數(shù)器構(gòu)成的自動(dòng)量程切換電路。該電路采用比較器在輸出端與VOUT 進(jìn)行比較，當(dāng)VOUT >VREF=10V時(shí),比較器輸出“降”信號(hào)，升/降計(jì)數(shù)器輸出2Bit編碼PGA202的A0、A1端，使PGA202的增益下

如圖所示為由PGA202與比較器、計(jì)數(shù)器構(gòu)成的自動(dòng)量程切換電路。該電路采用比較器在輸出端與VOUT 進(jìn)行比較，當(dāng)VOUT >VREF=10V時(shí),比較器輸出“降”信號(hào)，升/降計(jì)數(shù)器輸出2Bit編碼PGA202的A0、A1端，使PGA202的增益下降；當(dāng)VOUT <[1kΩ/(1kΩ+10kΩ)]×10V=0.909V時(shí),比較器輸出“升”信號(hào)，升/降計(jì)數(shù)器輸出2Bit編碼到PGA202的A0、A1端，使PGA202的增益增大；當(dāng)0.909V<VOUT<10V時(shí),增益保持不變。

本站聲明：本文章由作者或相關(guān)機(jī)構(gòu)授權(quán)發(fā)布，目的在于傳遞更多信息，并不代表本站贊同其觀點(diǎn)，本站亦不保證或承諾內(nèi)容真實(shí)性等。需要轉(zhuǎn)載請(qǐng)聯(lián)系該專欄作者，如若文章內(nèi)容侵犯您的權(quán)益，請(qǐng)及時(shí)聯(lián)系本站刪除。

換一批

魏德米勒一站式解決方案助力實(shí)現(xiàn)“未來機(jī)柜制造”

在日常的電氣柜裝配過程中，常常會(huì)面臨費(fèi)時(shí)費(fèi)力的巨大煩惱。根據(jù)德國(guó)“裝配機(jī)柜4.0”研究結(jié)果，傳統(tǒng)裝配機(jī)柜過程最耗時(shí)的是規(guī)劃和安裝階段。而其中，項(xiàng)目規(guī)劃和電路圖構(gòu)建占據(jù)了50%以上的規(guī)劃時(shí)間;機(jī)械裝配和線束加工，更是占據(jù)了...

關(guān)鍵字：魏德米勒電氣柜電路圖

[美通社全球TMT]

首開先河！皇家馬德里虛擬世界（RMVM）誕生

（全球TMT2022年5月10日訊）皇馬俱樂部（Madridista Club）創(chuàng)建了其自己的社交平臺(tái)，將來自五大洲的球迷們直接團(tuán)結(jié)起來，實(shí)現(xiàn)無任何語言障礙交流，從而成為世界上首家將整個(gè)社區(qū)緊密團(tuán)結(jié)在一起的俱樂部。通過...

關(guān)鍵字： BSP ST APP PGA

[基礎(chǔ)知識(shí)科普站]

集成電路封裝的發(fā)展趨勢(shì)

在較長(zhǎng)一段時(shí)期內(nèi)，集成電路封裝幾乎沒有多大變化，6～64根引線的扁平和雙列式封裝，基本上可以滿足所有集成電路的需要。對(duì)于較高功率的集成電路，則普遍采用金屬圓形和菱形封裝。但是隨著集成電路的迅速發(fā)展，多于64，甚至多達(dá)幾百...

關(guān)鍵字： PGA ECL 復(fù)合電路

[電子技術(shù)資源]

短路的電路圖怎么判斷

現(xiàn)在生活中人們都離不開電力，隨著裝修的要求越來越高，大家都知道水電屬于隱蔽工程，如果沒有安裝好，后期在使用時(shí)會(huì)帶來很大的麻煩。

關(guān)鍵字：短路電路圖

[電子技術(shù)資源]

短路的電路圖

短路是兩個(gè)給負(fù)載供電的引腳間的無意連接。在交流和直流電路中都會(huì)發(fā)生，如果是交流的話短路會(huì)影響一整個(gè)區(qū)域的供電，但從供電站到房屋內(nèi)有許多級(jí)的保險(xiǎn)絲和過載保護(hù)電路。

關(guān)鍵字：短路電路圖

[技術(shù)前線]

等效電路圖的畫法

等效電路圖的八種畫法

關(guān)鍵字：電路圖等效電路

[芯片驗(yàn)證工程師]

大家寫verilog的時(shí)候會(huì)把電路圖先畫出來嗎？

設(shè)計(jì)分2種，一種叫前向設(shè)計(jì)，另一種叫后向設(shè)計(jì)。?后向設(shè)計(jì)就是我們只知道需求，知道要實(shí)現(xiàn)什么功能，但是暫時(shí)腦子里還沒有具體的結(jié)構(gòu)。多數(shù)時(shí)候都是后向設(shè)計(jì)。此時(shí)，先開始把module的input和output寫好。然后從out...

關(guān)鍵字： verilog 電路圖

[技術(shù)前線]