在今天舉行的 Globalpress 2006 全球電子峰會(huì)上，可編程邏輯解決方案全球領(lǐng)先供應(yīng)商及 FPGA 發(fā)明廠商賽靈思公司 (Xilinx)展示了其 65nm 工藝新一代 Virtex™ FPGA 系列中的首款器件。Virtex™FPGA 系列是世界上應(yīng)用最廣泛的 FPGA 系列，累計(jì)銷售收入已超過(guò) 40 億美元。 

“賽靈思通過(guò)創(chuàng)新和向下一代工藝節(jié)點(diǎn)積極推進(jìn)等一系列措施，長(zhǎng)期以來(lái)一直致力于為我們的客戶提供最優(yōu)的性能、容量、功耗和成本優(yōu)勢(shì)，”賽靈思公司董事會(huì)主席、總裁兼 CEO Wim Roelandts 說(shuō)。“我們?cè)?nbsp;2004 年推出的 90nm Virtex-4 系列獲得了極大的成功，該系列是業(yè)界第一款基于三極柵氧化層技術(shù)的器件，它采用了三種柵氧化層類型，以便能夠在整個(gè)器件上選擇性地優(yōu)化性能、功耗和操作電壓。我們的下一代 65nm 器件將延續(xù)這一創(chuàng)新水平?！?nbsp;   

“我們的雙代工戰(zhàn)略繼續(xù)獲得收效，使我們能夠優(yōu)先采用前沿的工藝技術(shù)和生產(chǎn)能力，”賽靈思副總裁兼高級(jí)產(chǎn)品部總經(jīng)理 Erich Goetting 說(shuō)?！霸?1 層金屬層的 CMOS工藝中 使用第二代三極柵氧化層技術(shù)，確保了我們的 FPGA 在密度、性能和低功耗方面繼續(xù)領(lǐng)先。隨著我們向鎳硅化物 (nickel-silicide)和 柵堆疊結(jié)構(gòu)自對(duì)準(zhǔn)技術(shù) (gate-stack self aligned technology)的發(fā)展，并在所有金屬電介質(zhì)之間采用全低 k，向 65nm 工藝的遷移在所有方面都帶來(lái)了巨大好處，特別是在性能和功耗方面。從晶圓加工角度來(lái)看，東芝和 UMC的組合可以支持 300mm/65nm 晶圓片生產(chǎn)，每月產(chǎn)量可超過(guò) 15,000 晶圓片?！?

賽靈思在上世紀(jì) 90 年代末憑借 Virtex-II 產(chǎn)品系列推出業(yè)界第一款平臺(tái) FPGA，為嵌入硬 IP 提供了一種支持的結(jié)構(gòu)。下一代 Virtex-II PRO 產(chǎn)品利用這一技術(shù)嵌入了 IBM PowerPC™ 和多千兆位收發(fā)器，成為高速串行通信、DSP 和嵌入式處理器應(yīng)用領(lǐng)域的轉(zhuǎn)折點(diǎn)。而隨著Virtex-4 系列的推出，通過(guò)引入 ASMBL 架構(gòu)，在同一系列中提供針對(duì)邏輯、DSP 和嵌入式處理應(yīng)用領(lǐng)域優(yōu)化的多種平臺(tái)，平臺(tái) FPGA 的概念被提升到新的水平。 

賽靈思下一代 Virtex 平臺(tái)將繼續(xù)基于這一強(qiáng)大基礎(chǔ)而構(gòu)建，為客戶提供在 65nm 工藝節(jié)點(diǎn)上重復(fù)利用現(xiàn)有知識(shí)產(chǎn)權(quán)和設(shè)計(jì)知識(shí)的自然遷移途徑。通過(guò)與成百上千的客戶緊密合作，賽靈思已將此新系列設(shè)計(jì)成可以滿足高性能系統(tǒng)要求，同時(shí)又能實(shí)現(xiàn)設(shè)計(jì)時(shí)間及系統(tǒng)成本目標(biāo)。

一些特定的客戶和合作伙伴已在今年初收到早期試用軟件 (early access software)，以開(kāi)始對(duì)下一代 Virtex FPGA 進(jìn)行評(píng)估和設(shè)計(jì)。 “Mercury 正通過(guò)使用早期試用設(shè)計(jì)工具，在應(yīng)用下一代 Virtex FPGA的多個(gè)方面取得進(jìn)展，”Mercury Computer Systems 公司咨詢工程師兼技術(shù)官 Shep Siegel 說(shuō)。“即使是在這種早期階段，工藝的優(yōu)勢(shì)、結(jié)構(gòu)的發(fā)展和工具的成熟這三者的結(jié)合，已產(chǎn)生了令人矚目的結(jié)果。”