賽靈思公司（Xilinx, Inc.）今天宣布其DSP開(kāi)發(fā)工具可將多速率DSP設(shè)計(jì)的Fmax性能提升高達(dá)38%，同時(shí)還大大提高了易用性。AccelDSP™綜合工具和System Generator for DSP工具9.2版的發(fā)布，使Xilinx® XtremeDSP™ 解決方案的開(kāi)發(fā)工具組件提供了更高的性能水平，同時(shí)兩種工具間的集成也更為緊密，為同時(shí)使用MATLAB® 和 Simulink® 建模環(huán)境的開(kāi)發(fā)人員進(jìn)一步簡(jiǎn)化了FPGA設(shè)計(jì)流程。 

“新興市場(chǎng)中沒(méi)有傳統(tǒng)FPGA設(shè)計(jì)經(jīng)驗(yàn)的設(shè)計(jì)團(tuán)隊(duì)們正在快速采用DSP優(yōu)化的FPGA，如低成本Spartan™-3A DSP系列和Virtex™-5 平臺(tái) FPGA?！辟愳`思公司嵌入式和信號(hào)處理解決方案營(yíng)銷(xiāo)總監(jiān)Tom Feist說(shuō)，“System Generator for DSP 和 AccelDSP工具使這些設(shè)計(jì)團(tuán)隊(duì)們能夠?yàn)樗麄儶?dú)特的應(yīng)用基于FPGA進(jìn)行實(shí)施的性能、成本和功耗優(yōu)點(diǎn)進(jìn)行快速評(píng)估，同時(shí)也使得他們可以使用算法和系統(tǒng)級(jí)設(shè)計(jì)人員所熟悉的工具和語(yǔ)言充分利用獨(dú)特的FPGA器件資源優(yōu)勢(shì)，快速開(kāi)發(fā)出最終的產(chǎn)品設(shè)計(jì)?！?nbsp;

對(duì)于無(wú)線和國(guó)防等典型多速率DSP設(shè)計(jì)開(kāi)發(fā)人員來(lái)說(shuō)，使用System Generator for DSP 9.2版本，在不對(duì)現(xiàn)有設(shè)計(jì)進(jìn)行任何修改的情況下，能夠提升Fmax性能高達(dá)38%。新版工具采用了一種新的映射算法，其中采用了寄存器復(fù)制技術(shù)，對(duì)于多速率設(shè)計(jì)中典型的大扇出網(wǎng)絡(luò)采用了基于負(fù)載遞歸劃分（recursive partitioning）的布局算法。這些增強(qiáng)的特性提高了易用性、提升了抽象層次，并大大改善了結(jié)果質(zhì)量。對(duì)于那些越來(lái)越多地選擇可編程邏輯作為硬件平臺(tái)卻不太熟悉FPGA的設(shè)計(jì)人員來(lái)說(shuō)，這些優(yōu)勢(shì)正是他們所需要的。

“直到兩年前，我們的調(diào)查結(jié)果還顯示最高的MIPS數(shù)值始終是開(kāi)發(fā)團(tuán)隊(duì)為DSP應(yīng)用選擇芯片時(shí)設(shè)定的最高標(biāo)準(zhǔn)?！?nbsp;市場(chǎng)調(diào)研公司Forward Concepts總裁Will Strauss說(shuō)，“但今天，隨著芯片復(fù)雜度的提高和產(chǎn)品上市時(shí)間壓力的不斷加大，開(kāi)發(fā)工具成為影響芯片選擇的關(guān)鍵因素。在滿足設(shè)計(jì)人員需求方面，賽靈思是毫無(wú)疑問(wèn)的領(lǐng)導(dǎo)廠商?！?

賽靈思DSP設(shè)計(jì)環(huán)境
XtremeDSP設(shè)計(jì)環(huán)境用于在賽靈思FPGA中實(shí)現(xiàn)利用MATLAB 和 Simulink軟件開(kāi)發(fā)的DSP設(shè)計(jì)，主要由System Generator for DSP 工具、AccelDSP 綜合工具以及豐富的DSP知識(shí)產(chǎn)權(quán)（IP）內(nèi)核組成。與需要不同算法開(kāi)發(fā)和RTL編碼步驟的分立式設(shè)計(jì)流程不同，System Generator for DSP提供了一個(gè)綜合的建模和驗(yàn)證環(huán)境，從在Simulink中完成最初的設(shè)計(jì)輸入直至最終的FPGA設(shè)計(jì)收斂，整個(gè)流程非常平滑，不需要學(xué)習(xí)或使用傳統(tǒng)的RTL設(shè)計(jì)方法。 AccelDSP綜合工具是一個(gè)基于MATLAB語(yǔ)言的高級(jí)工具，主要用于針對(duì)賽靈思FPGA的DSP模塊設(shè)計(jì)，可將浮點(diǎn)至定點(diǎn)轉(zhuǎn)換過(guò)程自動(dòng)化、生成可綜合的VHDL或Verilog代碼，并為驗(yàn)證過(guò)程創(chuàng)建測(cè)試基準(zhǔn)向量。設(shè)計(jì)人員可以從MATLAB算法生成定點(diǎn)Cordially,++模型或System Generator模塊。

價(jià)格和供貨情況 
System Generator for DSP工具和AccelDSP綜合工具單獨(dú)出售，單價(jià)分別為995美元和 4995美元，現(xiàn)在即可供貨。