www.久久久久|狼友网站av天堂|精品国产无码a片|一级av色欲av|91在线播放视频|亚洲无码主播在线|国产精品草久在线|明星AV网站在线|污污内射久久一区|婷婷综合视频网站

當(dāng)前位置:首頁 > 電源 > 數(shù)字電源
[導(dǎo)讀]分析軟處理器MicroBlaze的體系結(jié)構(gòu),給出MicroBlaze內(nèi)核在軟件無線電系統(tǒng)中的應(yīng)用,實(shí)現(xiàn)SOPC(可編程系統(tǒng)芯片)。

   摘要:分析軟處理器MicroBlaze的體系結(jié)構(gòu),給出MicroBlaze內(nèi)核在軟件無線電系統(tǒng)中的應(yīng)用,實(shí)現(xiàn)SOPC(可編程系統(tǒng)芯片)。

    關(guān)鍵詞:FPGA IP Core SOPC MicroBlaze CoreConnect 軟處理器 軟件無線電

Xilinx公司的MicroBlaze 32位軟處理器核是支持CoreConnect總線的標(biāo)準(zhǔn)外設(shè)集合。MicroBlaze處理器運(yùn)行在150MHz時(shí)鐘下,可提供125 D-MIPS的性能,非常適合設(shè)計(jì)針對(duì)網(wǎng)絡(luò)、電信、數(shù)據(jù)通信和消費(fèi)市場的復(fù)雜嵌入式系統(tǒng)。

1 MicroBlaze的體系結(jié)構(gòu)

MicroBlaze 是基于Xilinx公司FPGA的微處理器IP核,和其它外設(shè)IP核一起,可以完成可編程系統(tǒng)芯片(SOPC)的設(shè)計(jì)。MicroBlaze 處理器采用RISC架構(gòu)和哈佛結(jié)構(gòu)的32位指令和數(shù)據(jù)總線,可以全速執(zhí)行存儲(chǔ)在片上存儲(chǔ)器和外部存儲(chǔ)器中的程序,并和其它外設(shè)IP核一起,可以完成可編程系統(tǒng)芯片(SOPC)的設(shè)計(jì)。MicroBlaze處理器采用RISC架構(gòu)和哈佛結(jié)構(gòu)的32位指令和數(shù)據(jù)總線,可以全速執(zhí)行存儲(chǔ)在片上存儲(chǔ)器和外部存儲(chǔ)器中的程序,并訪問其的數(shù)據(jù),如圖1所示。

    (1)內(nèi)部結(jié)構(gòu)

MicroBlaze內(nèi)部有32個(gè)32位通用寄存器和2個(gè)32位特殊寄存器—PC指針和MSR狀態(tài)標(biāo)志寄存器。為了提高性能,MicroBlaze還具有指令和數(shù)據(jù)緩存。所有的指令字長都是32位,有3個(gè)操作數(shù)和2種尋址模式。指令按功能劃分有邏輯運(yùn)算、算術(shù)運(yùn)算、分支、存儲(chǔ)器讀/寫和特殊指令等。指令執(zhí)行的流水線是并行流水線,它分為3級(jí)流水:取指、譯碼和執(zhí)行,如圖2所示。

(2)存儲(chǔ)結(jié)構(gòu)

MicroBlaze是一種大端存儲(chǔ)系統(tǒng)處理器,使用如圖3所式的格式來訪問存儲(chǔ)器。

(3)中斷控制和調(diào)試接口

MicroBlaze可以響應(yīng)軟件和硬件中斷,進(jìn)行異常處理,通過外加控制邏輯,可以擴(kuò)展外部中斷。利用微處理器調(diào)試模塊(MDM)IP核,可通過JTAG接口來調(diào)試處理器系統(tǒng)。多個(gè)MicroBlaze處理器可以用1個(gè)MDM來完成多處理器調(diào)試。

(4)快速單一連接路接口

MicroBlaze處理器具有8個(gè)輸入和8個(gè)輸出快速單一鏈路接口(FSL)。FSL通道是專用于單一方向的點(diǎn)到點(diǎn)的數(shù)據(jù)流傳輸接口。FLS和MicroBlaze的接口寬度是32位。每一個(gè)FSL通道都可以發(fā)送和接收控制或數(shù)據(jù)字。

2 CoreConnect技術(shù)

CoreConnect 是由IBM開發(fā)的片上總線通信鏈,它使多個(gè)芯片核相互連接成為一個(gè)完事的新芯片成為可能。CoreConnect技術(shù)使整合變得更為容易,而且在標(biāo)準(zhǔn)產(chǎn)品平臺(tái)設(shè)計(jì)中,處理器、系統(tǒng)以及外圍的核可以重復(fù)使用,以達(dá)到更高的整體系統(tǒng)性能。

CoreConnect總線架構(gòu)包括處理器本機(jī)總線(PLB),片上外圍總線(OPB),1個(gè)總線橋,2個(gè)判優(yōu)器,以及1個(gè)設(shè)備控制寄存器(DCR)總線,CoreConnect總線架構(gòu)如圖4所示。Xilinx將為所有嵌入式處理器用戶提供IBM CoreConnect許可,因?yàn)樗撬蠿ilinx嵌入式處理器設(shè)計(jì)的基礎(chǔ)。MicroBlaze處理器使用了與IBM PowerPC相同的總線,用作外設(shè)。雖然MicroBlaze軟處理器完成獨(dú)立于PowerPC,但它讓設(shè)計(jì)者可以選擇芯片上的運(yùn)行方式,包括一個(gè)嵌入式PowerPC,并共享它的外設(shè)。

(1)片上外設(shè)總線(OPB)

內(nèi)核通過片上外設(shè)總線(OPB)來訪問低速和低性能的系統(tǒng)資源。OPB是一種完全同步總線,它的功能處于一個(gè)單獨(dú)的總線層級(jí)。它不是直接連接到處理器內(nèi)核的。OPB接口提供分離的32位地址總線和32位數(shù)據(jù)總線。處理器內(nèi)核可以借助“PLB to OPB”橋,通過OPB訪問從外設(shè)。作為OPB總線控制器的外設(shè)可以借助“OPB to PLB”橋,通過PLB訪問存儲(chǔ)器。

    (2)處理器本機(jī)總線(PLB)

PLB接口為指令和數(shù)據(jù)一側(cè)提供獨(dú)立的32位地址和64位數(shù)據(jù)總線。PLB支持具有PLB總線接口的主機(jī)和從機(jī)通過PLB信號(hào)連接來進(jìn)行讀寫數(shù)據(jù)的傳輸??偩€架構(gòu)支持多主從設(shè)備。每一個(gè)PLB主機(jī)通過獨(dú)立的地址總線、讀數(shù)據(jù)總線和寫數(shù)據(jù)總線與PLB連接。PLB從機(jī)通過共享但分離的地址總線、讀數(shù)據(jù)總線和寫數(shù)據(jù)總線與PLB連接,對(duì)于每一個(gè)數(shù)據(jù)總線都有一個(gè)復(fù)雜的傳輸控制和狀態(tài)信號(hào)。為了允許主機(jī)通過競爭來獲得總線的所有權(quán),有一個(gè)中央判決機(jī)構(gòu)來授權(quán)對(duì)PLB的訪問。

(3)設(shè)備控制寄存器總線(DCR)

設(shè)備控制寄存器總線(DCR)是為在CPU通用寄存器(GPRs)和DCR的從邏輯設(shè)備控制寄存器(DCRs)之間傳輸數(shù)據(jù)而設(shè)計(jì)的。

3 MicroBlaze的開發(fā)

應(yīng)用EDK(嵌入式開發(fā)套件)可以進(jìn)行MicroBlaze IP核的開發(fā)。工具包中集成了硬件平臺(tái)生產(chǎn)器、軟件平臺(tái)產(chǎn)生器、仿真模型生成器、軟件編譯器和軟件調(diào)試工具等。EDK中提供一個(gè)集成開發(fā)環(huán)境XPS(Xilinx平臺(tái)工作室),以便使用系統(tǒng)提供的所有工具,完成嵌入式系統(tǒng)開發(fā)的整個(gè)流程。EDK中還帶有一些外設(shè)接口的IP核,如LMB、OPB總線接口、外部存儲(chǔ)控制器、SDRAM控制器、UART、中斷控制器、定時(shí)器等。利用這些資源,可以構(gòu)建一個(gè)較為完善的嵌入式微處理器系統(tǒng)。

在FPGA上設(shè)計(jì)的嵌入式系統(tǒng)層次結(jié)構(gòu)為5級(jí)。可在最低層硬件資源上開發(fā)IP核,或或已開發(fā)的IP核搭建嵌入式系統(tǒng),這是硬件開發(fā)部件;開發(fā)IP核的設(shè)備驅(qū)動(dòng)、應(yīng)用接口(API)和應(yīng)用層(算法),屬軟件開發(fā)內(nèi)容。

利用MicroBlaze構(gòu)建基本的嵌入式系統(tǒng)如圖5所示。通過標(biāo)準(zhǔn)總線接口—LMB總線和OPB總線的IP核,MicroBlaze就可以和各種外設(shè)IP核相連。

EDK中提供的IP核均有相應(yīng)的設(shè)備驅(qū)動(dòng)和應(yīng)用接口,使用者只需利用相應(yīng)的函數(shù)庫,就可以編寫自己的應(yīng)用軟件和算法程序。對(duì)于用戶自己開發(fā)的IP核,需要自己編寫相應(yīng)的驅(qū)動(dòng)和接口函數(shù)。軟件設(shè)計(jì)流程如圖6所示。

4 MicroBlaze的應(yīng)用

在軟件無線電系統(tǒng)中,一般采用“微處理器+協(xié)處理器”結(jié)構(gòu)。微處理器一般使用通用DSP,主要完成系統(tǒng)通信和基帶處理等工作;協(xié)處理器用FPGA實(shí)現(xiàn),主要完成同步和預(yù)處理等底層算法的運(yùn)算任務(wù)。在本課題中,采用的基帶處理算法比較簡單,應(yīng)用軟處理器IP核代替DSP,在一片F(xiàn)PGA內(nèi)就能實(shí)現(xiàn)整個(gè)系統(tǒng)的設(shè)計(jì)。這樣可以簡化系統(tǒng)的結(jié)構(gòu),提高系統(tǒng)的整體性能。

本課題的系統(tǒng)設(shè)計(jì)如圖7和圖8所示,F(xiàn)PGA片上系統(tǒng)主要完成兩個(gè)任務(wù)—發(fā)送和接收數(shù)據(jù)。對(duì)于發(fā)送任務(wù),F(xiàn)PGA完成硬件算法的初始化,接收串口數(shù)據(jù),并將數(shù)據(jù)存儲(chǔ)在雙口SRAM中,系統(tǒng)硬件算法部分對(duì)雙口SRAM中數(shù)據(jù)進(jìn)行基帶處理,并將結(jié)果送給D/A轉(zhuǎn)換器。對(duì)于接收任務(wù),F(xiàn)PGA接收A/D轉(zhuǎn)換器送來的數(shù)據(jù),進(jìn)行基帶處理,并將數(shù)據(jù)存儲(chǔ)在雙口SRAM中,把存儲(chǔ)在雙口SRAM中的數(shù)據(jù)通過串口發(fā)送回主機(jī)。

在EDK開發(fā)套件的XPS集成開發(fā)環(huán)境下進(jìn)行系統(tǒng)硬件設(shè)計(jì)。在其界面環(huán)境下,添加IP核,進(jìn)行系統(tǒng)連接和各項(xiàng)參數(shù)設(shè)置。由于系統(tǒng)中包含的硬件算法模塊不是標(biāo)準(zhǔn)模塊,因此工程需要設(shè)置成子模塊方式,利用平臺(tái)產(chǎn)生器,根據(jù)硬件描述文件(.MHS文件),生成嵌入式系統(tǒng)子模塊的網(wǎng)表文件(.NGC)。然后在ISE設(shè)計(jì)環(huán)境下,從外部通過GPIO端口與硬件算法模塊相連,從而構(gòu)成整個(gè)應(yīng)用系統(tǒng)的硬件模型。

    在EDK中,每一個(gè)外設(shè)IP模塊都有自己的軟件函數(shù)庫。利用Libgen工具,將所需外設(shè)函數(shù)數(shù)庫的頭文件添加進(jìn)工程中,通過調(diào)用這些函數(shù)可以操作和控制這些外設(shè)。例如對(duì)串口的操作如下:

//初始化串口,設(shè)置波特率等參數(shù),清空發(fā)送和接收緩沖,禁止中斷;

XuartLite_Initialize(&UART,XPAR_MYUARTLITE_DEVICE_ID);

//發(fā)送接收數(shù)據(jù)

XuartLite_Send(&UART,&send_data,1);XUartLite_Recv(&UART,&recv_data,1);

使用標(biāo)準(zhǔn)C語言進(jìn)行應(yīng)用程序的開發(fā),編寫相應(yīng)的算法軟件,完成系統(tǒng)功能。軟件流程如圖9所示。

將編寫的程序代碼利用mb-gcc編譯工具,根據(jù)系統(tǒng)的軟件一并,生成.ELF文件。在編譯鏈接之前,若選擇調(diào)試方式,就會(huì)在生成文件中加入調(diào)試接口SMDstub,進(jìn)行程序的硬件調(diào)試。

利用系統(tǒng)的硬件模型以及RAM塊的組織結(jié)構(gòu)文件、ELF文件和用戶結(jié)束文件,應(yīng)用FPGA綜合實(shí)現(xiàn)工具(如Xilinx XST)進(jìn)行綜合,然后下載生成的配置BIT文件

到目標(biāo)板上。利用EDK中提供的GDB調(diào)試工具可以進(jìn)行程序調(diào)試。有兩種調(diào)試方法:軟件仿真和硬件調(diào)試。軟件仿真可以進(jìn)行程序的功能調(diào)試,在開發(fā)工具內(nèi)部就可以進(jìn)行,不需要硬件支持。硬件調(diào)試就是通過JTAG接口或串口(可在硬件設(shè)計(jì)時(shí)選擇),連接到目標(biāo)板上的應(yīng)用系統(tǒng)中的XMD調(diào)試接口,將軟件程序下載到系統(tǒng)中進(jìn)行調(diào)試。本課題使用的目標(biāo)板上的主芯片為Xilinx Spartan IIE 30萬門的FPGA,系統(tǒng)時(shí)鐘為50MHz。實(shí)際運(yùn)行完全滿足設(shè)計(jì)要求。

結(jié)語

采用FPGA和MicroBlaze進(jìn)行嵌入式系統(tǒng)設(shè)計(jì),實(shí)現(xiàn)了多片專用芯片的功能,大大縮小了接收機(jī)體積,便于系統(tǒng)實(shí)現(xiàn)小型化、集成化。捕獲及跳頻同步等算法采用硬件實(shí)現(xiàn),加快了捕獲跟蹤速度。實(shí)驗(yàn)結(jié)果表明,F(xiàn)PGA系統(tǒng)設(shè)計(jì)是正確可行的。如果在系統(tǒng)中配置大容量的SDRAM,加入以太網(wǎng)或USB等高速通信接口,將實(shí)時(shí)操作系統(tǒng)運(yùn)行于處理器上,就可以構(gòu)建一個(gè)較為完善的,基于FPGA的嵌入式系統(tǒng)。這將在網(wǎng)絡(luò)、通信、消費(fèi)類產(chǎn)品等多方面有著廣闊的應(yīng)用前景。

本站聲明: 本文章由作者或相關(guān)機(jī)構(gòu)授權(quán)發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點(diǎn),本站亦不保證或承諾內(nèi)容真實(shí)性等。需要轉(zhuǎn)載請(qǐng)聯(lián)系該專欄作者,如若文章內(nèi)容侵犯您的權(quán)益,請(qǐng)及時(shí)聯(lián)系本站刪除。
換一批
延伸閱讀

在數(shù)字化浪潮席卷全球的今天,F(xiàn)PGA技術(shù)正成為驅(qū)動(dòng)創(chuàng)新的核心引擎。2025年8月21日,深圳將迎來一場聚焦FPGA技術(shù)與產(chǎn)業(yè)應(yīng)用的盛會(huì)——2025安路科技FPGA技術(shù)沙龍。本次沙龍以“定制未來 共建生態(tài)”為主題,匯聚行業(yè)...

關(guān)鍵字: FPGA 核心板 開發(fā)板

在現(xiàn)代電子系統(tǒng)中,現(xiàn)場可編程門陣列(FPGA)憑借其開發(fā)時(shí)間短、成本效益高以及靈活的現(xiàn)場重配置與升級(jí)等諸多優(yōu)點(diǎn),被廣泛應(yīng)用于各種產(chǎn)品領(lǐng)域。從通信設(shè)備到工業(yè)控制,從汽車電子到航空航天,F(xiàn)PGA 的身影無處不在。為了充分發(fā)揮...

關(guān)鍵字: 可編程門陣列 FPGA 數(shù)字電源

2025年8月4日 – 提供超豐富半導(dǎo)體和電子元器件?的業(yè)界知名新品引入 (NPI) 代理商貿(mào)澤電子 (Mouser Electronics) 即日起開售Altera?的Agilex? 3 FPGA C系列開發(fā)套件。此開...

關(guān)鍵字: FPGA 邊緣計(jì)算 嵌入式應(yīng)用

內(nèi)窺鏡泛指經(jīng)自然腔道或人工孔道進(jìn)入體內(nèi),并對(duì)體內(nèi)器官或結(jié)構(gòu)進(jìn)行直接觀察和對(duì)疾病進(jìn)行診斷的醫(yī)療設(shè)備,一般由光學(xué)鏡頭、冷光源、光導(dǎo)纖維、圖像傳感器以及機(jī)械裝置等構(gòu)成。文章介紹了一款基于兩片圖像傳感器和FPGA組成的微型3D內(nèi)...

關(guān)鍵字: 微創(chuàng) 3D內(nèi)窺鏡 OV6946 FPGA

運(yùn)用單片機(jī)和FPGA芯片作為主控制器件 , 單片機(jī)接收從PC機(jī)上傳過來的顯示內(nèi)容和顯示控制命令 , 通過命令解釋和數(shù)據(jù)轉(zhuǎn)換 , 生成LED顯示屏所需要的數(shù)據(jù)信號(hào)和同步的控制信號(hào)— 數(shù)據(jù)、時(shí)鐘、行同步和面同步 。FPGA芯...

關(guān)鍵字: 單片機(jī) FPGA LED顯示屏

在異構(gòu)計(jì)算系統(tǒng)中,ARM與FPGA的協(xié)同工作已成為高性能計(jì)算的關(guān)鍵架構(gòu)。本文基于FSPI(Fast Serial Peripheral Interface)四線模式,在150MHz時(shí)鐘頻率下實(shí)現(xiàn)10.5MB/s的可靠數(shù)據(jù)...

關(guān)鍵字: ARM FPGA FSPI

在全球FPGA市場被Xilinx(AMD)與Intel壟斷的格局下,國產(chǎn)FPGA廠商高云半導(dǎo)體通過構(gòu)建自主IP核生態(tài)與智能時(shí)序約束引擎,走出差異化高端化路徑。本文深入解析高云半導(dǎo)體FPGA工具鏈的兩大核心技術(shù)——全棧IP...

關(guān)鍵字: FPGA 高云半導(dǎo)體

2025年6月12日,由安路科技主辦的2025 FPGA技術(shù)沙龍?jiān)谀暇┱秸匍_,深圳市米爾電子有限公司(簡稱:米爾電子)作為國產(chǎn)FPGA的代表企業(yè)出席此次活動(dòng)。米爾電子發(fā)表演講,并展出米爾基于安路飛龍派的核心板和解決方案...

關(guān)鍵字: FPGA 核心板 開發(fā)板

高 I/O、低功耗及先進(jìn)的安全功能,適用于成本敏感型邊緣應(yīng)用

關(guān)鍵字: FPGA I/O 機(jī)器視覺

本文討論如何為特定應(yīng)用選擇合適的溫度傳感器。我們將介紹不同類型的溫度傳感器及其優(yōu)缺點(diǎn)。最后,我們將探討遠(yuǎn)程和本地檢測技術(shù)的最新進(jìn)展如何推動(dòng)科技進(jìn)步,從而創(chuàng)造出更多更先進(jìn)的溫度傳感器。

關(guān)鍵字: 溫度傳感器 CPU FPGA
關(guān)閉