下面將講解數(shù)字IC的基礎(chǔ)和組合電路。

什么是數(shù)字集成電路IC?

數(shù)字集成電路是指集成了一個(gè)或多個(gè)門電路的半導(dǎo)體元器件。數(shù)字集成電路擁有多個(gè)種類，根據(jù)用途不同，可分為如下幾類。

◇微處理器(microcomputer)：進(jìn)行各種處理的集成電路

◇存儲(chǔ)器：記錄數(shù)據(jù)的集成電路

◇標(biāo)準(zhǔn)邏輯IC：通過(guò)集成電路的組合實(shí)現(xiàn)各類功能的邏輯電路

◇專用邏輯IC：特定用途集成電路，允許用戶設(shè)計(jì)自己專用的邏輯電路

“標(biāo)準(zhǔn)邏輯IC”是將邏輯電路的基本要素和可共通使用的功能集合于一體的小規(guī)模集成電路，是構(gòu)成邏輯電路的基本要素。

本期將著重講解“標(biāo)準(zhǔn)邏輯IC”，學(xué)習(xí)數(shù)字IC的知識(shí)。

數(shù)字IC和標(biāo)準(zhǔn)邏輯IC

“標(biāo)準(zhǔn)邏輯IC”的種類約有600多種，有最單純的邏輯電路IC，也有高功能的、含有邏輯運(yùn)算的IC。

大致可分為TLL集成電路與CMOS集成電路兩種。

◇TTL (Transistor-transistor logic) IC：電路的主要部分由雙極性晶體管構(gòu)成，工作電壓為5V。

◇CMOS(Complementary Metal Oxide Semiconductor) IC：電路的主要部分是由P通道和N通道的MOSFET構(gòu)成的，工作電壓范圍比較大。

圖1：TTL IC

數(shù)字IC之間傳遞信號(hào)時(shí)，需要規(guī)定信號(hào)的“高(High)”、“低(low)”邏輯以及與其對(duì)應(yīng)的電壓。這種與邏輯對(duì)應(yīng)的電壓稱為邏輯電平。

不同的邏輯電平，將無(wú)法傳輸信號(hào)，還有可能損壞集成電路。

在TTL IC中，判斷標(biāo)準(zhǔn)如下：

◇輸入信號(hào)時(shí)，2.0V以上為“高(High)”，0.8V以下為“低(Low)”

◇輸出信號(hào)時(shí)，0.4V以下為“低(Low)”，2.4V以上“高(High)”

TTL IC就是根據(jù)規(guī)定的TTL接口標(biāo)準(zhǔn)制作的，該標(biāo)準(zhǔn)規(guī)定了輸入輸出電壓與邏輯之間的關(guān)系。因此，在TTL IC之間傳遞信號(hào)時(shí)，不需要考慮邏輯電平的問(wèn)題。

但是，CMOS IC擁有許多系列，各個(gè)系列的邏輯電平各不相同。有時(shí)還會(huì)根據(jù)電源電壓發(fā)生變化。因此，需要根據(jù)邏輯電平進(jìn)行連接。

圖2：CMOS IC

注意誤操作和扇出

在連接“標(biāo)準(zhǔn)邏輯IC”時(shí)，需要考慮一個(gè)輸出最大可連接的IC數(shù)量。

在TTL IC中，可連接IC的數(shù)量受到輸出電流的限制，我們把允許連接的IC上限個(gè)數(shù)稱為扇出。只要想起TTL IC是由雙極性晶體管構(gòu)成的，就能容易地想象出開(kāi)關(guān)切換時(shí)是需要電流的。TTL IC的扇出可以通過(guò)輸出電流除以輸入電流來(lái)求出(圖3)。需要注意的是如果連接的IC個(gè)數(shù)超過(guò)了扇出數(shù)，將無(wú)法保證輸出的邏輯電平。

圖3：TTL IC的扇出

由于CMOS IC的輸入引腳中幾乎沒(méi)有電流，因此無(wú)法根據(jù)電流計(jì)算它的扇出數(shù)。需要根據(jù)負(fù)載容量計(jì)算(圖4)。

在CMOS IC的數(shù)據(jù)表中，通過(guò)傳播延遲時(shí)間的測(cè)量方法明確記載了負(fù)載容量。如超過(guò)負(fù)載容量，傳播延遲時(shí)間將變長(zhǎng)，可能引起誤操作，需要注意。

圖4：CMOS IC的扇出

輸出線之間連接，漏極開(kāi)路

漏極開(kāi)路是指不能輸出高電平(High)的FET(如圖A右圖)。在漏極開(kāi)路的電路中，不存在通常CMOS IC輸出段(如圖A左圖)中和VCC相連的MOSFET，所以，無(wú)法輸出高電平。只能輸出Low或高阻抗(輸出端和電路是斷開(kāi)的，是一個(gè)無(wú)法輸出電流和電壓的狀態(tài))。

在高阻抗的情況下，由于輸出不穩(wěn)定，因此需要通過(guò)電阻和電源相連，把輸出端固定在High電平下使用。該電阻稱為上拉電阻。

由于上拉電阻連接的電壓不需要與電源電壓相同，因此可以連接邏輯電平不同的IC。

圖A：CMOS輸出與漏極開(kāi)路輸出

組合邏輯電路

邏輯電路中，只通過(guò)輸入信號(hào)的組合方式?jīng)Q定輸出的邏輯電路稱作“組合邏輯電路”。

相反，內(nèi)部擁有記憶電路和同步電路，只通過(guò)輸入信號(hào)的組合無(wú)法決定輸出的邏輯電路被稱作“時(shí)序邏輯電路”。

本期只對(duì)前者“組合邏輯電路”進(jìn)行講解。

“組合邏輯電路”是通過(guò)組合多個(gè)AND、OR、NOT、XOR等邏輯門而構(gòu)成的。可以理解為用多個(gè)邏輯門的排列就能實(shí)現(xiàn)多種功能的電路。

首先讓我們來(lái)看看“組合邏輯電路”的代表元器件，多路復(fù)用器和解碼器。

可選擇輸出信號(hào)的多路復(fù)用器

多路復(fù)用器是可以從多個(gè)輸入信號(hào)中選擇一個(gè)輸出信號(hào)的信號(hào)切換器?？梢酝ㄟ^(guò)自動(dòng)售貨機(jī)來(lái)想象其工作模式。各種飲料的按鈕就是輸入信號(hào)，當(dāng)按下選擇按鈕后，從同一出貨口可以拿到各種飲料。

如果用開(kāi)關(guān)說(shuō)明多路復(fù)用器的工作原理，如圖5所示。開(kāi)關(guān)A包括4個(gè)縱向聯(lián)動(dòng)開(kāi)關(guān)。開(kāi)關(guān)B也是一樣。那么，當(dāng)開(kāi)關(guān)A為0，開(kāi)關(guān)B也為0時(shí)，可以看到輸入0連接到輸出上，也就是輸入0的信號(hào)被輸出。同樣，當(dāng)開(kāi)關(guān)A為1，開(kāi)關(guān)B為0時(shí)，輸入1的信號(hào)將連接到輸出上。當(dāng)開(kāi)關(guān)A為0，開(kāi)關(guān)B為1時(shí)，輸出2的信號(hào)將連接到輸出上。當(dāng)開(kāi)關(guān)A為1，開(kāi)關(guān)B為1時(shí)，輸入3的信號(hào)將連接到輸出上。也就是說(shuō)，可以通過(guò)開(kāi)關(guān)A和開(kāi)關(guān)B從4個(gè)輸入中選擇一個(gè)輸出。這就是實(shí)現(xiàn)信號(hào)切換的多路復(fù)用器電路。

圖5：用開(kāi)關(guān)構(gòu)成的多路復(fù)用器

多路復(fù)用器用邏輯電路表示的話，就象圖6所示，只需要AND和OR就可以實(shí)現(xiàn)。AND部分進(jìn)行判斷，OR部分用于選擇一個(gè)信號(hào)輸出。

圖6：用邏輯電路構(gòu)成的多路復(fù)用器

判斷輸入的解碼器

請(qǐng)看解碼器的真值表(圖8)。由該表可知， 2個(gè)輸入信號(hào)可通過(guò)4個(gè)輸出信號(hào)中的一個(gè)輸出。比如當(dāng)兩個(gè)輸入為二進(jìn)制時(shí)，讓4個(gè)輸出信號(hào)分別對(duì)應(yīng)十進(jìn)制的0、1、2、3，就可以認(rèn)為這是一個(gè)將二進(jìn)制解碼為十進(jìn)制的電路。

圖7：用邏輯電路構(gòu)成的解碼器

圖8：解碼器真值表

除此之外，還有比較器、加法器(全加器/半加器)、乘法器、減法器、桶形移位器等多種“組合邏輯電路”。其中大多數(shù)都是應(yīng)用多路復(fù)用器和解碼器制作而成的。但是，如果只是應(yīng)用而不做改善的話，將出現(xiàn)電路冗長(zhǎng)等問(wèn)題，所以，需要簡(jiǎn)化并壓縮電路。