1. 簡(jiǎn)介

無(wú)線數(shù)字視頻傳輸系統(tǒng)(圖傳)廣泛應(yīng)用于利用無(wú)人機(jī)進(jìn)行視頻/圖像拍攝，以及視頻監(jiān)控領(lǐng)域。一般說(shuō)來(lái)，圖傳由視頻壓縮模塊(MPEG2/H.264/H.265)、無(wú)線信道編碼調(diào)制模塊(WIFI/3G/4G/COFDM)和射頻模塊(數(shù)模轉(zhuǎn)換/捷變頻/功率放大)構(gòu)成，如下圖所示。

2. 通常實(shí)現(xiàn)方法

一般說(shuō)來(lái)，視頻壓縮和信道編碼調(diào)制是兩個(gè)不同的功能模塊，由不同的方案和芯片組成。

視頻壓縮模塊的實(shí)現(xiàn)主要有四類(lèi)解決方案:

ARM平臺(tái)方案;

DSP平臺(tái)方案，如TI的DM642;

ASIC平臺(tái)方案，如海思Hi3516/3517;

FPGA方案。

信道編碼調(diào)制的實(shí)現(xiàn)主要有兩類(lèi)解決方案:

ASIC平臺(tái)方案，如各種WIFI/3G/4G芯片;

FPGA方案，特別當(dāng)使用COFDM技術(shù)時(shí)。

3. SOCFPGA系統(tǒng)

為了融合通用CPU和FPGA各自的優(yōu)勢(shì)， 兩大FPGA廠商分別推出了嵌入ARM CPU的FPGA產(chǎn)品，如Xilinx的Zynq-7000All Programmable SoC和Altera的Cyclone V SoC。

以Altera的SoC為例， 簡(jiǎn)單的說(shuō)，該產(chǎn)品(芯片)由CPU，F(xiàn)PGA，以及連接他們的互聯(lián)部分(高速/輕量級(jí))組成，如下圖所示，這樣的結(jié)構(gòu)給開(kāi)發(fā)需要同時(shí)用到CPU和FPGA產(chǎn)品提供了很大的便利。

4. 基于SOCFPGA的圖傳

根據(jù)Cyclone V SoC的特點(diǎn)，我們?cè)谝粋€(gè)芯片內(nèi)實(shí)現(xiàn)了視頻壓縮和信道編碼調(diào)制兩個(gè)的功能模塊，如下圖所示。

視頻壓縮

在HPS側(cè)(即ARM)上改進(jìn)的FFMpeg，實(shí)現(xiàn)MPEG2/MPEG4/H.264等協(xié)議的視頻壓縮編碼，并將壓縮后的碼流通過(guò)H2F橋送給信道編碼調(diào)制模塊。

信道編碼調(diào)制

在FPGA側(cè)使用COFDM技術(shù)完成信道編碼調(diào)制模塊。具體實(shí)現(xiàn)的功能參數(shù)如下：

編碼率: 1/2， 2/3， 3/4， 5/6， 7/8

調(diào)制方式: QPSK/16QAM/64QAM

IFFT模式: 2/4/8K

保護(hù)間隔: 1/4， 1/8， 1/16， 1/32

帶寬: 5/6/7/8 MHz

根據(jù)設(shè)定的各種參數(shù)，信道編碼調(diào)制模塊對(duì)從HPS輸入的視頻碼流進(jìn)行各種變換，輸出IQ兩路正交的數(shù)字基帶信號(hào)，由下列子模塊組成。

5. 系統(tǒng)測(cè)試結(jié)果

按照上述方案，采用不同的壓縮標(biāo)準(zhǔn)，對(duì)來(lái)自攝像頭的視頻分別進(jìn)行了視頻壓縮編碼和信道編碼調(diào)制。

使用h.264編碼時(shí)CPU資源占用率高，能實(shí)現(xiàn)320*240分辨率的實(shí)時(shí)編碼，但主觀感覺(jué)不流暢;使用MPEG4，能實(shí)現(xiàn)800*600分辨率的實(shí)時(shí)編碼，主觀感覺(jué)較流暢。

由此可以看出，使用MPEG4，能滿足視頻拍攝和監(jiān)控的一般要求，但要使用h.264，還需做很多優(yōu)化工作。