數(shù)字ASIC|0">ASIC--上個(gè)世紀(jì)的黏合邏輯

上個(gè)世紀(jì)，在數(shù)字化思維主導(dǎo)設(shè)計(jì)領(lǐng)域時(shí)，系統(tǒng)是標(biāo)準(zhǔn)處理器，ASSP，模擬電路和"黏合邏輯"的混合物。“黏合邏輯”是通過小型和中型集成電路|0">集成電路把不同數(shù)字芯片的協(xié)議和總線連在一起。為了降低成本實(shí)現(xiàn)一體化，“黏合邏輯”曾經(jīng)風(fēng)靡整個(gè)ASIC業(yè)。
如今，整個(gè)數(shù)字系統(tǒng)發(fā)展到深亞微米（DSM）半導(dǎo)體階段，“黏合邏輯”也慢慢退出了系統(tǒng)設(shè)計(jì)應(yīng)用。但是“黏合邏輯”真的過時(shí)了嗎？答案因人而異?，F(xiàn)在，對(duì)于數(shù)字“黏合邏輯”的需求不如以前那么強(qiáng)烈，但是模擬“黏合功能”卻在增長。

復(fù)合信號(hào)ASIC—今天的“系統(tǒng)膠連”

現(xiàn)在的系統(tǒng)有許多模擬功能，但是卻并不適合90和65納米硅芯片應(yīng)用。這些系統(tǒng)需要多個(gè)電源層，若干電壓等級(jí)，電源的排序，睡眠模式功耗，高電壓LED驅(qū)動(dòng)器，高質(zhì)量音頻處理器以及這些功能的智能控制。系統(tǒng)級(jí)芯片數(shù)字化解決方案的增長導(dǎo)致我們需要復(fù)合信號(hào)集成電路，囊括了諸多為了節(jié)約成本，提高性能和集成的模擬功能。如圖1所示：

圖1 ： 分離的電源管理功能組合在一個(gè)可配置的集成電路上

便攜式電子設(shè)備可能包括廣泛的電源電壓：用于數(shù)字集成電路的1.8V和3.3V電壓，用于鋰離子電池的4.2V電壓，用于傳統(tǒng)接口的5V電壓，用于LED背光的36V電壓，單獨(dú)的用于敏感模擬電路的電壓以及用于電機(jī)控制的高電壓。根據(jù)每個(gè)功率源的要求，設(shè)計(jì)師們選擇不同的電源轉(zhuǎn)換拓?fù)浣Y(jié)構(gòu)，其中包括線性，開關(guān)以及低壓降穩(wěn)壓器。

不僅是調(diào)節(jié)器的純粹數(shù)量在增加，這些系統(tǒng)往往有復(fù)雜的電源排序要求，每個(gè)供應(yīng)源相互之間在電源開關(guān)，睡眠和降低的操作模式時(shí)的開啟和關(guān)閉需要精確的控制。通常這些供應(yīng)源不僅僅是簡單的打開，而需要電源電壓的斜升或斜降行為，從而增加了電源管理系統(tǒng)的額外的復(fù)雜性。在設(shè)備的電源管理設(shè)計(jì)中，隨著調(diào)壓器相互之間的正確排序，系統(tǒng)復(fù)位信號(hào)，振蕩器開啟和PLL穩(wěn)定時(shí)間必須考慮進(jìn)去。

一個(gè)電源管理系統(tǒng)集成了多種電源轉(zhuǎn)換拓?fù)浣Y(jié)構(gòu)，數(shù)字排序邏輯，控制電源管理功能的數(shù)字通訊，模擬電壓以及電流測(cè)量；不變性記憶器用來存儲(chǔ)電壓設(shè)置點(diǎn)，排列順序，序列周期和工廠校準(zhǔn)數(shù)據(jù)。這些電源管理資源消耗了了許多電路板空間，需要多位包裝，并加入到組裝成本中，使其成為電源管理集成電路的理想候選。這些專用集成電路建立在混合信號(hào)處理的基礎(chǔ)上，因此相關(guān)功能不能與電源管理正常聯(lián)系，比如音頻處理，蜂鳴器驅(qū)動(dòng)器和馬達(dá)控制，在設(shè)備中成為內(nèi)含物的選擇器件。對(duì)于PMIC ASIC來說，負(fù)責(zé)集成和控制許多IP模塊很平常。功能如表1：

表1 PMIC 電源管理集成電路功能
線性調(diào)節(jié)器 電機(jī)控制
轉(zhuǎn)換器 音頻揚(yáng)聲器驅(qū)動(dòng)
低壓降穩(wěn)壓器 自定義數(shù)字邏輯
發(fā)光二極管升壓穩(wěn)壓器 電源排序
電池管理-充電，監(jiān)視 復(fù)位發(fā)生器
LED驅(qū)動(dòng) 電壓監(jiān)視器
LCD電壓發(fā)生器 電流監(jiān)視器
電壓轉(zhuǎn)換器 風(fēng)扇控制
音頻處理 溫度傳感器
非易失性存儲(chǔ)器 欠壓檢測(cè)器

可配置電源管理集成電路

所有的模擬和電源管理“膠連”的進(jìn)入讓一個(gè)單一設(shè)備實(shí)現(xiàn)了整合，提高了側(cè)尋性能，降低了整個(gè)系統(tǒng)的成本。然而，全定制的電源管理IC開發(fā)一向昂貴，進(jìn)入市場(chǎng)緩慢，并且有很大的風(fēng)險(xiǎn)。

可配置陣列技術(shù)（VCA）的發(fā)展產(chǎn)生了硅驗(yàn)證的電源管理ASIC的解決方案，通過一個(gè)單一的遮罩層的變化來配置和定制特定的應(yīng)用。一個(gè)VCA在ASIC模塊上集成了硅驗(yàn)證模擬化，數(shù)字化和內(nèi)存資源。然后這些資源由整體的路由結(jié)構(gòu)所覆蓋。包含這些VCA的晶片經(jīng)過特殊處理和鑄造，所有的模擬和數(shù)字資源可相互聯(lián)系并由一個(gè)遮罩層來配置。由于只有一個(gè)遮罩層鑄造加工，制造成本大大降低，制造時(shí)間從幾個(gè)月到幾周，硅驗(yàn)證的IP和互聯(lián)路的使用大大降低了風(fēng)險(xiǎn)。

圖2顯示了一個(gè)可配置的PMIC和其組成部分

表 2 適合電源管理應(yīng)用的可配置ASIC的性能

3V至50V操作
15750 個(gè)ASIC門
21,500位的RAM
1000 × 8電可擦除只讀存儲(chǔ)器，20年的數(shù)據(jù)保存能力，100K的寫入周期
44個(gè)可配置數(shù)字I / O
12個(gè)20V的運(yùn)算放大器與資源
12個(gè)3.3V的運(yùn)算放大器與資源
6個(gè)電源管理單元
2個(gè)調(diào)節(jié)器
2個(gè)10位，1MSPS的DAC
42個(gè)可配置的模擬I / O
3.3V的獨(dú)立模擬電源
20V的獨(dú)立模擬電源

設(shè)計(jì)一個(gè)可配置電源管理集成電路（PMIC）

在可配置ASIC中制定一個(gè)綜合的電源管理方案遵循圖3的流程，從確定系統(tǒng)所需電壓范圍開始，每個(gè)區(qū)域所需的工作和睡眠模式的電流以及電源電壓的次序。PMIC的設(shè)計(jì)目的是獲取模擬圖表和數(shù)字硬件描述語言。高級(jí)別的設(shè)計(jì)用來

模擬確認(rèn)設(shè)備操作。在傳統(tǒng)的全定制ASIC設(shè)計(jì)流程中，下一步將是艱苦的，昂貴的，容易出錯(cuò)的晶體管布局，布局需要把設(shè)計(jì)轉(zhuǎn)化到具體的硅片上。在可配置流程中，HDL格式的數(shù)字設(shè)計(jì)綜合成Verilog（目前應(yīng)用最為廣泛的硬件描述語言），在門級(jí)Verliog中，軟件通常把來自模擬圖表的SPICE表進(jìn)行轉(zhuǎn)換。然后把模擬和數(shù)字Verliog網(wǎng)結(jié)合起來并提交給自動(dòng)布局布線工具，通過全局路由結(jié)構(gòu)來自動(dòng)配置設(shè)備。

和全定制電源管理IC設(shè)計(jì)的數(shù)月相比，混合信號(hào)自動(dòng)布局布線過程完全配置設(shè)備僅僅數(shù)天。在全局路由金屬層中，自動(dòng)布局布線工具的輸出是掩模層的一個(gè)GDSII代表。和一個(gè)全定制設(shè)計(jì)來說需要20多個(gè)層相比，這個(gè)路由層發(fā)送到鑄造只需構(gòu)造一個(gè)掩模層，從而大大減少了構(gòu)造費(fèi)用，使得原型從數(shù)月到數(shù)周成為可能。

圖3 可配置電源管理ASIC設(shè)計(jì)流程

可配置ASIC供應(yīng)商給設(shè)計(jì)者們提供了集成于可配置ASIC的硅驗(yàn)證的電源管理和混合信號(hào)IP模塊。對(duì)于集成電路設(shè)計(jì)來講，“無全定制布局需要”的方法導(dǎo)致了低成本，快速發(fā)展和更安全的設(shè)計(jì)流程。因此，設(shè)計(jì)團(tuán)隊(duì)可以解決如今產(chǎn)品所需的充滿挑戰(zhàn)性的和不斷變化的電源管理解決方案。

作者簡介：

Reid Wender，應(yīng)用工程師主管，2005年加入Triad半導(dǎo)體。之前，他是工程方面的副總裁，任職于QuVIs的半導(dǎo)體部門。他有20年的ASIC設(shè)計(jì)和項(xiàng)目管理經(jīng)驗(yàn)，包括Nextwave Silicon, ASIC International, Philips, 和IBM這些公司，并擁有田納西大學(xué)的電子工程學(xué)士學(xué)位。