基于Verilog HDL設(shè)計實現(xiàn)的乘法器性能研究

MP3數(shù)字播放機(jī)系統(tǒng)的FPGA設(shè)計

PCB傳輸線參數(shù)

傳輸線有兩個非常重要的特征：特征阻抗和時延。可以利用這兩個特征來預(yù)測和描述信號與傳輸線的大多數(shù)相互行為。特征阻抗描述了信號沿傳輸線傳播時所受到的瞬態(tài)阻抗，它是傳輸線的固有屬性，僅和傳輸線的單位長度上的

高速PCB設(shè)計仿真講座三十五

7.2.2 創(chuàng)建一個連接兩板的Design Link 在后仿真以及我們從PCB板上直接抽取拓?fù)溥M(jìn)行仿真時，必須建立兩板之間互聯(lián)器件管腳映射關(guān)系的 DesignLink 模型，下面是建立 DesignLink 模型的過程： 1、 在 PCB SI 窗口中選擇

基于FPGA的DSP設(shè)計方法

基于MPEG-4編碼的近距離無線視頻傳輸系統(tǒng)實現(xiàn)

雙面印制電路板制造工藝

近年來制造雙面孔金屬化印制板的典型工藝是SMOBC法和圖形電鍍法。在某些特定場合也有使用工藝導(dǎo)線法。1 圖形電鍍工藝流程覆箔板 --> 下料 --> 沖鉆基準(zhǔn)孔 --> 數(shù)控鉆孔 --> 檢驗 --> 去毛刺 --> 化學(xué)鍍薄銅 --> 電鍍

線路板可靠性與微切片

1、Abrasion Resistance耐磨性在電路板工程中，常指防焊綠漆的耐磨性。其試驗方法是以 1 k g 重的軟性砂輪，在完成綠漆的IP-B-25樣板上旋轉(zhuǎn)磨擦 50 次，其梳型電路區(qū)不許磨破見銅（詳見電路板信息雜志第 54 期P.70）

封裝技術(shù)

所謂“封裝技術(shù)”就是一種將集成電路用絕緣的塑料或陶瓷材料打包的技術(shù)。以CPU為例，我們實際看到的體積和外觀并不是真正的CPU內(nèi)核的大小和面貌，而是CPU內(nèi)核等元件經(jīng)過封裝后的產(chǎn)品。封裝對于芯片來說是必須的，也是

基于FPGA實現(xiàn)優(yōu)異的家用電器設(shè)計

手機(jī)類PCB設(shè)計注意事項（1）

使你第一次設(shè)計PCB成功的10個竅門

這不是一個檢查清單，但是可以幫你定位錯誤。1. 建立你自己的原理圖和封裝庫，并仔細(xì)與數(shù)據(jù)手冊細(xì)核對封裝。2. 運(yùn)行CAD程序的DRCs在原理圖和環(huán)境下，并清除所有的錯誤。3. 輸出BOM并仔細(xì)檢查再訂購元器件之前。4. 訂

PCB遠(yuǎn)程故障診斷系統(tǒng)的設(shè)計

介紹一種用于PCB遠(yuǎn)程故障診斷的基于PC機(jī)的串口測試系統(tǒng)，具有設(shè)計先進(jìn)、結(jié)構(gòu)簡練、功能強(qiáng)大、性價比高、便于攜帶等特點。使用表明，提出的設(shè)計方案是切實可行的。1系統(tǒng)總體結(jié)構(gòu)設(shè)計系統(tǒng)總體結(jié)構(gòu)框圖如圖1所示，主要由

貼片機(jī)生產(chǎn)歸組優(yōu)化

可制造性設(shè)計 – 促進(jìn)生產(chǎn)力的強(qiáng)大工具