DDS(Direct Digital Synthesizer，直接數(shù)字合成技術(shù))近年來得到了飛速發(fā)展，其應(yīng)用領(lǐng)域不斷拓展，在電子電力技術(shù)領(lǐng)域得到廣泛的應(yīng)用。DDS是產(chǎn)生高精度、快速變換頻率、輸出波形失真小的優(yōu)先選用技術(shù)。該技術(shù)從相位概念出發(fā)，以奈奎斯特時域采樣定理為基礎(chǔ)在時域中進行頻率合成，其轉(zhuǎn)換速度快、頻率分辨率高，并且在頻率轉(zhuǎn)換時可保持相位連續(xù)，因而易于實現(xiàn)多種調(diào)制功能，是一種全數(shù)字化技術(shù);其幅度相位頻率均可實現(xiàn)程控并可通過更換數(shù)據(jù)靈活實現(xiàn)任意波形。利用FPGA 芯片及D/A轉(zhuǎn)換器，采用直接數(shù)字頻率合成技術(shù)，設(shè)計了一種帶有LAN接口的正弦函數(shù)發(fā)生器。

1 系統(tǒng)概述

LXI總線是Agilnet公司和VXI科技公司共同合作，于2004年9月41日在美國加州PALAOLTO提出一種新型儀器接口規(guī)范，全稱為LAN-based Extensions for Instrumentation(局域網(wǎng)的儀器擴展)。它基于著名的工業(yè)標準以太網(wǎng)(Ethernet)技術(shù)，擴展了儀器需要的語言、命令、協(xié)議等內(nèi)容，構(gòu)成了一種適用于自動測試系統(tǒng)的新一代模塊化儀器平臺標準。為了適應(yīng)國際上儀器接口技術(shù)的發(fā)展，以具備LXI硬件基礎(chǔ)、帶有LAN接口的可程控儀器的研制作為本課題的出發(fā)點。同時該程控智能函數(shù)發(fā)生器以直接數(shù)字頻率合成技術(shù)(DDS)為基礎(chǔ)的，此技術(shù)是隨著計算機、數(shù)字集成電路和微電子技術(shù)的發(fā)展，在頻率合成技術(shù)領(lǐng)域的新的突破。它是將先進的數(shù)字信號處理理論和方法引入到信號合成領(lǐng)域，它的出現(xiàn)為進一步提高信號的頻率穩(wěn)定度提供了新的解決方法。該技術(shù)具有以下優(yōu)點：頻率轉(zhuǎn)換快、分辨率高、相位噪聲低等。

2 DDS實現(xiàn)方案論證與比較

方案一：采用高性能DDS單片電路的解決方案模擬直接合成法，轉(zhuǎn)換速度快，頻率分辨力高，但電路復(fù)雜，難以集成，發(fā)展受到一定限制。

方案二：采用鎖相環(huán)合成法，輸出信號頻率可達到超高頻甚至微波段，且輸出信號頻譜純度較高，但轉(zhuǎn)換要幾毫秒的時間，速度慢。

方案三：采用直接數(shù)字合成器(DDS)，可用硬件或軟件實現(xiàn)。即用累加器按頻率要求對相應(yīng)的相位增量進行累加，再以累加相位值作為地址碼，取存放于ROM中的波形數(shù)據(jù)，經(jīng)D/A轉(zhuǎn)換、濾波即得所需波形。方法簡單，頻率穩(wěn)定度高，易于程控。

根據(jù)上述三種方案綜合考慮，選擇方案三進行設(shè)計。下面根據(jù)方案三進行硬件和軟件兩方面的設(shè)計。

3 系統(tǒng)硬件設(shè)計

3.1 頻率合成器

采用直接數(shù)字頻率合成技術(shù)產(chǎn)生波形的方框圖如圖1所示，輸入頻率經(jīng)倍頻→計數(shù)器→存儲器 →D/A轉(zhuǎn)換器→濾波后產(chǎn)生所需波形輸出。用存儲器存儲所需的波形量化數(shù)據(jù)，用不同頻率的脈沖驅(qū)動地址計數(shù)器。該計數(shù)器的輸出接到存儲器的地址線上，這樣在存儲器的數(shù)據(jù)線上就會周期性地出現(xiàn)波形的量化數(shù)據(jù)，經(jīng)D/A轉(zhuǎn)換并濾波后即可生成波形，并且完全能滿足頻率范圍為100～200 Hz、步進間隔≤100 Hz的要求。

3.2 系統(tǒng)硬件整體框圖

整個系統(tǒng)的設(shè)計主要包括4個部分：DDS函數(shù)發(fā)生器、通用接口部分、上位機虛擬儀器控制程序、網(wǎng)絡(luò)接口控制部分等。系統(tǒng)組成框圖如圖2所示。

(1)DDS函數(shù)發(fā)生器部分是儀器的主體部分，不僅具備獨立儀器的功能，而且可以通過儀器接口接收上位機的控制，實現(xiàn)程控的目的。

(2)上位虛擬機控制部分所要完成的功能是通過網(wǎng)絡(luò)向儀器終端發(fā)送控制命令。當接收到上位機的命令后，儀器進行相應(yīng)的動作。

(3)網(wǎng)絡(luò)接口控制部分主要是完成儀器和Ethernet的接通和數(shù)據(jù)的接收與發(fā)送。當網(wǎng)絡(luò)有數(shù)據(jù)傳送到儀器時，儀器要判斷所送來的數(shù)據(jù)包是不是發(fā)送給自己的數(shù)據(jù)包：如果是，則接收并放人內(nèi)存專門開辟的緩沖區(qū)中，同時回送接收到數(shù)據(jù)的信號給上位機;如果不是自己的數(shù)據(jù)包，則丟棄。

(4)通用接口部分相當于接口轉(zhuǎn)換卡，即通用接口與網(wǎng)絡(luò)接口的轉(zhuǎn)換。

3.3 正弦信號產(chǎn)生器

正弦信號產(chǎn)生器采用直接頻率合成集成芯片AD9850。其內(nèi)部包括高速、高性能D/A轉(zhuǎn)換器件和高速比較器，6倍參考時鐘倍乘器等。利用內(nèi)時鐘倍乘器，降低了對外部高速參考時鐘振蕩器的要求，可實現(xiàn)全數(shù)字編程控制的頻率合成器和時鐘發(fā)生器。在外接精密時鐘源時，可產(chǎn)生一個頻譜純凈，頻率、相位均可編程的模擬正弦波。該正弦波可以直接作為頻率源或通過芯片內(nèi)部的高速比較器轉(zhuǎn)換成方波作為時鐘源輸出。數(shù)據(jù)總線D0～D7來完成全部40位控制數(shù)據(jù)輸入。當復(fù)位信號RESET有效時會使輸入數(shù)據(jù)地址指針指向第一個輸入寄存器，W_CLK上升沿寫入第一組8位數(shù)據(jù)，并把指針指向下一個輸入寄存器，連續(xù)5個W_CLK上升沿后，完成全部40位控制數(shù)據(jù)的輸入，此后W_CLK信號的邊沿?zé)o效。當FQ_UP上升沿到來時40位數(shù)據(jù)會從輸入寄存器寫入到頻率和相位控制寄存器，更新DDS的輸出頻率和相位，同時把地址指針復(fù)位到第一個輸入寄存器，等待著下一組新數(shù)據(jù)的寫入，實際電路連接如圖3所示。

4 系統(tǒng)軟件設(shè)計

單片機以總線的方式連接到ACEXIK30，其主程序就是進行FPGA配置、儀器的初始化、啟動DA、啟動LCD顯示、中斷響應(yīng)、發(fā)送與接收(或本地設(shè)置)頻率控制字等。主程序流程如圖4所示。

主程序：

5 結(jié)語

本文基于LAN接口技術(shù)和DDS技術(shù)的優(yōu)點，設(shè)計了一臺函數(shù)發(fā)生器，通過本課題的研究和設(shè)計，得出了如下結(jié)論：本設(shè)計具有易組合、標準化、通用化、系統(tǒng)化的優(yōu)點，結(jié)構(gòu)簡單、構(gòu)建靈活。采用直接數(shù)字合成技術(shù)和單片機技術(shù)相結(jié)合設(shè)計了正弦信號發(fā)生器，可產(chǎn)生高精度、高穩(wěn)定度的正弦信號，適合對波形要求較高的場合使用。需要不同的頻率時只需修改鍵盤輸入就能完成，簡化了程序設(shè)計和電路板設(shè)計。把該正弦信號作為載波，通過簡單的軟件設(shè)計，實現(xiàn)了AM、FM等調(diào)制信號的輸出。另外，它可任意設(shè)定頻率分辨率，使信號精度很高，甚至可將累加器、ROM、 D/A及微處理器集成于一片IC之內(nèi)。未來通信系統(tǒng)的發(fā)展離不開對信號的調(diào)制和解調(diào)，更離不開正弦載波，基于DDS技術(shù)的正弦信號發(fā)生器在通信中的應(yīng)用將越來越廣泛。[!--empirenews.page--]