www.久久久久|狼友网站av天堂|精品国产无码a片|一级av色欲av|91在线播放视频|亚洲无码主播在线|国产精品草久在线|明星AV网站在线|污污内射久久一区|婷婷综合视频网站

當前位置:首頁 > 嵌入式 > 嵌入式硬件
[導(dǎo)讀]自在專用硅片上構(gòu)造數(shù)字電路設(shè)計以來,數(shù)字設(shè)計在現(xiàn)場可編程門陣列 (FPGA) 中越來越多地實施。實現(xiàn)FPGA系統(tǒng)的有效設(shè)計,需要深刻理解VLSI問題和約束條件以及近期的FPGA專用技術(shù)。

自在專用硅片上構(gòu)造數(shù)字電路設(shè)計以來,數(shù)字設(shè)計在現(xiàn)場可編程門陣列 (FPGA) 中越來越多地實施。實現(xiàn)FPGA系統(tǒng)的有效設(shè)計,需要深刻理解VLSI問題和約束條件以及近期的FPGA專用技術(shù)。本文章介紹了作為FPGA的設(shè)計者所應(yīng)該掌握的全部專題,包括怎么做以及為什么這樣做。首先介紹了VLSI的要點,包括其制造、電路、互聯(lián)、組合、順序邏輯設(shè)計以及系統(tǒng)體系,其次介紹了反映現(xiàn)代VLSI設(shè)計方法的知識,可充分發(fā)揮FPGA的最有價值的特性,從而緩解其限制條件。

電信設(shè)備,服務(wù)器和數(shù)據(jù)中心的最新FPGA具有多個電源軌,需要正確排序才能安全地為這些系統(tǒng)上下供電。高可靠性DC-DC穩(wěn)壓器和FPGA電源管理的設(shè)計人員需要一種簡單的方法來安全地放電大容量電容器,以避免損壞系統(tǒng)。

FPGA電源排序

最新在生成片上系統(tǒng)FPGA的過程中,它們可以提供十個獨立的電源軌,為Vcore,存儲器總線電源,I/O控制器,以太網(wǎng)等提供電源。如圖1所示,每個電源軌由DC供電。直流轉(zhuǎn)換器可調(diào)節(jié)3.3 V,2.5 V,1.8 V,0.9 V等所需的電壓。為了給系統(tǒng)加電,遵循特定的順序以確保安全操作并避免損壞系統(tǒng)。同樣在系統(tǒng)關(guān)閉期間,電源序列的順序相反,確保在下一個電源軌關(guān)閉之前禁用每個電源軌。該指令通過電源序列發(fā)生器芯片控制,該芯片可啟用每個DC-DC穩(wěn)壓器,如圖1所示。

 


圖1:典型FPGA系統(tǒng)電源軌每個服務(wù)的供電

考慮存儲在各種電源軌上的去耦電容中的電荷時會出現(xiàn)問題。例如,在0.9 V Vcore電源軌上,總?cè)ヱ铍娙菘梢栽?0到20 mF的數(shù)量級,并且存儲在電容器組中的剩余電荷需要在斷電期間主動放電,在下一次電源關(guān)閉之前序列被禁用。這樣可以避免違反掉電序列并保護FPGA系統(tǒng)。因此,建議在每個DC-DC穩(wěn)壓器輸出端使用有源放電電路。

有源電容放電開關(guān)

通過了解電容器組的大小,可以采用開放式方法對RC時間常數(shù)進行放電。一旦電壓小于充電狀態(tài)的95%(在3×RC時間常數(shù)下發(fā)生),則假設(shè)電容器放電。

這樣做的一個簡單方法是通過一個具有已知接地電阻的開關(guān),當需要放電時可以接通該開關(guān)。參考圖1,電源序列發(fā)生器啟用每個DC-DC穩(wěn)壓器的輸出。然后可以使用該相同的使能(EN)信號來饋送并聯(lián)連接到電容器組的開關(guān)。通過反轉(zhuǎn)使能信號來驅(qū)動開關(guān),當DC-DC穩(wěn)壓器的輸出被禁止時,它將使電容器放電。對于開關(guān),首選N溝道功率MOSFET,因為它很容易從以地為參考的邏輯信號驅(qū)動。所選電路如圖2所示,Q2為N溝道功率MOSFET,Q1為P溝道MOSFET,反轉(zhuǎn)電源序列發(fā)生器的EN邏輯信號。

 圖2:有源放電電路

有源電容放電電路操作

參見圖2 - 電源序列發(fā)生器的EN輸出為DC-DC穩(wěn)壓器上的使能引腳供電以及電容器放電電路。當邏輯“0”發(fā)出關(guān)閉信號時,P溝道MOSFET(Q1)將信號反相,然后接通N溝道MOSFET(Q2)以對電容器組放電。

放電電路假設(shè)一旦關(guān)閉信號施加,DC-DC穩(wěn)壓器就無法繼續(xù)產(chǎn)生輸出。如果在關(guān)閉命令激活后,DC-DC穩(wěn)壓器的輸出有電,則必須在放電電路激活之前引入延遲。這是為了確保放電MOSFET不會試圖吸收DC-DC穩(wěn)壓器的全部輸出電流能力。

為了從邏輯“0”信號增強N溝道功率MOSFET(Q2),P溝道MOSFET(Q1)將信號反相為5 V,以施加在Q2柵極源上。選擇P溝道MOSFET(Q1)不具有低柵極閾值電壓(VGS(th))。這是因為VGS(th)相對于溫度下降并且Q1在邏輯“1”狀態(tài)期間需要處于OFF狀態(tài)以避免Q2的錯誤接通。需要選擇適合5 V操作的最佳值以及Power Sequencer。

當電源序列發(fā)生器輸出邏輯“1”時,DC-DC穩(wěn)壓器在ON狀態(tài)下使能,Q2必須處于OFF狀態(tài)。采用邏輯“1”輸出,最小高電平輸出電壓為4.19 V(電源序列發(fā)生器的EN引腳輸出規(guī)格),則在環(huán)境工作溫度為60°C時,Q1 VGS(th)需要大于0.9 V 。此外,Q2的柵極需要通過100kΩ的R1電阻下拉至源極電位,以避免誤導(dǎo)通。

溫度的VGS(th)變化在典型的電氣曲線中找到。 MOSFET數(shù)據(jù)表。例如,圖3中給出了來自Diodes Incorporated的ZXMP6A13F的歸一化VGS(th)與溫度的關(guān)系.ZXMP6A13F是首選器件,因為保證最小VGS(th)在室溫下為1 V,在60℃時降至約0.9 V °C。


圖3:ZXMP6A13F的溫度標準化RDS(on)和VGS(th)曲線

當電源序列發(fā)生器使能輸出變?yōu)檫壿?0'時,則存在0.270 V的最大低電平輸出,Q1需要保證通過該5 V - 0.270 V信號增強通道,以確保Q2導(dǎo)通并放電電容器組。因此,Q1需要在VGS = -4.5 V時具有導(dǎo)通狀態(tài)。

為了對電容器組放電,選擇N溝道功率MOSFET(Q2)具有導(dǎo)通電阻(RDS(開) ))適合于在10 ms內(nèi)對最大電容組放電,以確保在不到100 ms的時間內(nèi)完成10個通道的完全關(guān)閉順序。必須提供輔助電源,以在關(guān)閉電源后至少100 ms驅(qū)動關(guān)閉電路(電源序列發(fā)生器)。

放電計算的時間

使用3 x RC時間常數(shù),其中R是電容器組的ESR的組合電阻(假設(shè)<5mΩ),寄生走線電阻(假設(shè)為為<5mΩ),串聯(lián)漏極電阻(R2)和功率MOSFET Q2 RDS(on)。還包括功率MOSFET導(dǎo)通電阻的溫度依賴性,可以高達Tamb =25?C時最大RDS(on)的1.5倍,同時假設(shè)結(jié)已達到絕對最大額定溫度(典型TJ(最大值) )= 150°C) - 參見圖5.

要在不到10 ms的時間內(nèi)對15 mF電容器組放電,需要3 x RC = 8 ms:

電容器

因此,功率MOSFET Q2在VGS = 4.5 V,Tamb =25?C時需要RDS(on)<80mΩ。假設(shè)一個50mΩ的串聯(lián)漏極電阻(在圖2中稱為R2)與MOSFET一起使用。

安全工作區(qū)和瞬態(tài)熱應(yīng)力

選擇功率MOSFET Q2的額定功率能夠處理放電電流的瞬態(tài)功耗。通過仿真計算峰值功率,并根據(jù)功率MOSFET數(shù)據(jù)表的瞬態(tài)功率容量圖檢查該值。由于功率MOSFET將隨時間消耗電容器的能量作為電流和電壓的函數(shù),因此需要檢查數(shù)據(jù)表中的安全工作區(qū)(SOA)曲線。這將提供功率MOSFET可以安全處理的最大單脈沖,同時確保結(jié)溫不超過絕對最大額定值,典型TJ(最大值)= 150°C。 SOA應(yīng)該基于應(yīng)用的環(huán)境工作溫度和所需的MOSFET柵極驅(qū)動,在這種情況下為4.5V。在放電0.9 V充電電容器組的情況下,然后檢查SOA曲線,以獲得1 V時的單脈沖峰值電流能力在1 ms和10 ms之間的脈沖寬度曲線。 SOA應(yīng)該針對典型的應(yīng)用環(huán)境溫度(假設(shè)為60°C),同時安裝在PCB上,散熱最小,也稱為最小推薦焊盤(MRP)布局。在這些條件下,請參考圖4了解DMN3027LFG的SOA。

 

圖4:DMN3027LFG的安全工作區(qū)(SOA)

需要在實際電路中測量電容器組的峰值浪涌電流,以確保足夠的電阻減慢響應(yīng)速度,以避免可能導(dǎo)致EMI問題的急劇上升電流峰值以及N通道上的瞬態(tài)熱應(yīng)力功率MOSFET和電容器組。在圖2中,將一個50mΩ串聯(lián)電阻添加到Q2的漏極,以確保固定的已知值(與溫度無關(guān))在放電路徑中的總電阻中占主導(dǎo)地位。

MOSFET導(dǎo)通電阻變化

請注意MOSFET的導(dǎo)通電阻隨溫度變化,如圖5所示,在4.5 V柵極驅(qū)動的預(yù)期工作溫度范圍內(nèi)變化高達15mΩ。除此之外,您還將在零件到零件和批次之間進行RDS(on)變化。典型的RDS(on)為22mΩ,在室溫下DMN3027LFG上4.5 V柵極驅(qū)動的最大規(guī)格限制為26mΩ。


圖5:DMN3027LFG的導(dǎo)通電阻溫度響應(yīng)

因此,為確保已知電阻在放電路徑中占主導(dǎo)地位,最佳做法是使用R2系列電阻,該電阻約為最大RDS(on)的兩倍在選定的門驅(qū)動器上。當R2為50mΩ且RDS(on)在15mΩ至40mΩ(典型值為22mΩ)之間變化時,95%的放電時間為3.9至5.4 ms(3 x RC)。這是最差情況下電容器組大小為20 mF。

功耗

功率MOSFET Q2和串聯(lián)電阻R2的功耗取決于占空比和Q2導(dǎo)通的時間。

如果在Q2導(dǎo)通時DC-DC穩(wěn)壓器上的0.9 V輸出使能,那么Q2和R2之間可以達到11 W。假設(shè)結(jié)溫達到150°C,典型的RDS(on)穩(wěn)定在35mΩ,如圖5所示。不應(yīng)允許這種情況,因為它違反了DMN3027LFG的最大功耗并導(dǎo)致結(jié)點溫度超過絕對最大額定值。因此,必須禁用DC-DC穩(wěn)壓器輸出,同時啟用Q2。

這意味著最壞的情況是由電容器短時間充電和放電引起的。假設(shè)電源序列發(fā)生器進入連續(xù)循環(huán)啟用,然后每隔20 ms禁用DC-DC穩(wěn)壓器(10 ms啟用+ 10 ms禁用),那么這將導(dǎo)致Q2和R2上的功率約為0.5 W.這是通過知道存儲在電容器組中的總能量將每20 ms放電來計算的:

P = E/t =?CV2/20 ms = 500 mW,最大電容器組的C = 20 mF充電至1 V.

最壞情況下,RDS(on)為40mΩ,26mΩx1.5,VGS = 4.5 V,TJ(最大值)= 150°C(圖3)。因此,Q2和R2的功耗分別為222 mW和278 mW。 15mΩ的最低RDS(on)會使R2的功耗增加到385 mW;意味著需要0.5 W額定值的表面貼裝電阻。

在典型應(yīng)用中,環(huán)境溫度預(yù)計達到60°C,DMN3027LFG在最小推薦焊盤布局上的RθJA= 130°C/W,當耗散222 mW時,TJ達到90°C 。這為TJ(最大)= 150°C提供了充足的空間。

電容器組放電測量

使用DMN3027LFG和ZXMP6A13F組裝使用6 x 2,200 uF電解電容器(13.2 mF)的電容器組,如圖2所示.ZXMP6A13F用5 V手動觸發(fā)信號。

使用和不使用50mΩ串聯(lián)電阻進行測量,然后在室溫,零下和高溫下進行測量,以觀察峰值電流和放電時間的變化。僅通過DMN3027LFG通道RDS(on)電阻(不帶50mΩ)放電會產(chǎn)生觀察最大峰值電流的最壞情況。請注意以下曲線中的時間尺度不同 - 200μs/div和1 ms/div通道1(C1)為黃色= DMN3027LFG柵極引腳上的電壓通道3 (C3)為品紅色=電容器組上的電壓

通道4(C4)為綠色=來自DMN3027LFG源引腳的電流探頭


圖6:室溫測量(約Ta = 20°C)。左曲線= 30 A峰值電流僅通過DMN3027LFG通道電阻放電(200μs/div)右曲線= 12.5通過DMN3027LFG和50mΩ串聯(lián)電阻放電的峰值電流(1 ms/div)參見圖6,圖7和圖8 - 僅通過DMN3027LFG對13.2 mF電容器組放電,產(chǎn)生的峰值電流從24 A變化到35 A,具體取決于MOSFET RDS(on)的溫度響應(yīng)。通過添加50mΩ串聯(lián)電阻,可將峰值電流限制在<15 A,溫度變化僅限于11 A至14 A.請注意,隨著溫度升高,峰值電流會相對于RDS(on)增加而下降。

即使溫度變化,放電時間至初始1 V充電狀態(tài)的95%也會在約3至4 ms內(nèi)發(fā)生。這與3 x RC時間常數(shù)的預(yù)期相同,SPICE建模此電路可以復(fù)制類似的結(jié)果。模擬一個13.2 mF電容器組在27°C(默認),加入50mΩ串聯(lián)電阻,然后峰值電流約為13 A,并在3 ms內(nèi)放電至95%。


圖7:高溫測量(大約Ta = 70°C)。左曲線= 24僅通過DMN3027LFG通道電阻的峰值電流放電(200μs/div)右曲線= 11通過DMN3027LFG和50mΩ串聯(lián)電阻(1 ms/div)放電的峰值電流


圖8:零下溫度測量(約Ta = -20°C)。左曲線= 35僅通過DMN3027LFG通道電阻的峰值電流放電(200μs/div)右曲線= 14通過DMN3027LFG和50mΩ串聯(lián)電阻(1 ms/div)放電的峰值電流結(jié)論

已經(jīng)證明了一種基于已知RC時間常數(shù)對大電容器組放電的安全且簡單的方法。這種開放式技術(shù)可以根據(jù)電容大小進行縮放。選擇了以下器件:

Q1 = SOT23中的ZXMP6A13F P溝道MOSFET

Q2 = PowerDI3333-8中的DMN3027LFG N溝道MOSFETR2 = 50mΩ表面貼裝電阻能夠耗散500 mW。

通過在放電路徑中添加50mΩ串聯(lián)電阻,可以限制峰值放電電流并穩(wěn)定溫度變化。測量結(jié)果和模擬結(jié)果均吻合良好;讓設(shè)計師有信心對不同的電容器組尺寸進行建模。

本站聲明: 本文章由作者或相關(guān)機構(gòu)授權(quán)發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點,本站亦不保證或承諾內(nèi)容真實性等。需要轉(zhuǎn)載請聯(lián)系該專欄作者,如若文章內(nèi)容侵犯您的權(quán)益,請及時聯(lián)系本站刪除。
換一批
延伸閱讀

在數(shù)字化浪潮席卷全球的今天,F(xiàn)PGA技術(shù)正成為驅(qū)動創(chuàng)新的核心引擎。2025年8月21日,深圳將迎來一場聚焦FPGA技術(shù)與產(chǎn)業(yè)應(yīng)用的盛會——2025安路科技FPGA技術(shù)沙龍。本次沙龍以“定制未來 共建生態(tài)”為主題,匯聚行業(yè)...

關(guān)鍵字: FPGA 核心板 開發(fā)板

在現(xiàn)代電子系統(tǒng)中,現(xiàn)場可編程門陣列(FPGA)憑借其開發(fā)時間短、成本效益高以及靈活的現(xiàn)場重配置與升級等諸多優(yōu)點,被廣泛應(yīng)用于各種產(chǎn)品領(lǐng)域。從通信設(shè)備到工業(yè)控制,從汽車電子到航空航天,F(xiàn)PGA 的身影無處不在。為了充分發(fā)揮...

關(guān)鍵字: 可編程門陣列 FPGA 數(shù)字電源

2025年8月4日 – 提供超豐富半導(dǎo)體和電子元器件?的業(yè)界知名新品引入 (NPI) 代理商貿(mào)澤電子 (Mouser Electronics) 即日起開售Altera?的Agilex? 3 FPGA C系列開發(fā)套件。此開...

關(guān)鍵字: FPGA 邊緣計算 嵌入式應(yīng)用

內(nèi)窺鏡泛指經(jīng)自然腔道或人工孔道進入體內(nèi),并對體內(nèi)器官或結(jié)構(gòu)進行直接觀察和對疾病進行診斷的醫(yī)療設(shè)備,一般由光學(xué)鏡頭、冷光源、光導(dǎo)纖維、圖像傳感器以及機械裝置等構(gòu)成。文章介紹了一款基于兩片圖像傳感器和FPGA組成的微型3D內(nèi)...

關(guān)鍵字: 微創(chuàng) 3D內(nèi)窺鏡 OV6946 FPGA

運用單片機和FPGA芯片作為主控制器件 , 單片機接收從PC機上傳過來的顯示內(nèi)容和顯示控制命令 , 通過命令解釋和數(shù)據(jù)轉(zhuǎn)換 , 生成LED顯示屏所需要的數(shù)據(jù)信號和同步的控制信號— 數(shù)據(jù)、時鐘、行同步和面同步 。FPGA芯...

關(guān)鍵字: 單片機 FPGA LED顯示屏

在電子電路中,電解電容的紋波電流承受能力直接影響其使用壽命和電路穩(wěn)定性。準確測試紋波電流不僅能驗證電容性能是否達標,也是電路設(shè)計可靠性驗證的關(guān)鍵環(huán)節(jié)。以下從測試原理、設(shè)備準備、操作步驟到數(shù)據(jù)解讀,全面介紹電解電容紋波電流...

關(guān)鍵字: 電解電容 紋波電流 電路設(shè)計

在異構(gòu)計算系統(tǒng)中,ARM與FPGA的協(xié)同工作已成為高性能計算的關(guān)鍵架構(gòu)。本文基于FSPI(Fast Serial Peripheral Interface)四線模式,在150MHz時鐘頻率下實現(xiàn)10.5MB/s的可靠數(shù)據(jù)...

關(guān)鍵字: ARM FPGA FSPI

在電子電路設(shè)計與實踐中,穩(wěn)壓芯片是維持穩(wěn)定輸出電壓的關(guān)鍵組件。然而,當我們將兩個輸出電壓不同的穩(wěn)壓芯片的輸出腳連接在一起時,會引發(fā)一系列復(fù)雜的物理現(xiàn)象和潛在風(fēng)險。這一操作不僅違反了常規(guī)的電路設(shè)計原則,還可能對電路系統(tǒng)造成...

關(guān)鍵字: 穩(wěn)壓 芯片 電路設(shè)計

在全球FPGA市場被Xilinx(AMD)與Intel壟斷的格局下,國產(chǎn)FPGA廠商高云半導(dǎo)體通過構(gòu)建自主IP核生態(tài)與智能時序約束引擎,走出差異化高端化路徑。本文深入解析高云半導(dǎo)體FPGA工具鏈的兩大核心技術(shù)——全棧IP...

關(guān)鍵字: FPGA 高云半導(dǎo)體

2025年6月12日,由安路科技主辦的2025 FPGA技術(shù)沙龍在南京正式召開,深圳市米爾電子有限公司(簡稱:米爾電子)作為國產(chǎn)FPGA的代表企業(yè)出席此次活動。米爾電子發(fā)表演講,并展出米爾基于安路飛龍派的核心板和解決方案...

關(guān)鍵字: FPGA 核心板 開發(fā)板
關(guān)閉