0 引言

隨著軟件無線電技術(shù)的發(fā)展，以及大寬帶高分辨率多路信號和多種信號處理方式的采用，信號處理中的運(yùn)算量與數(shù)據(jù)吞吐量急劇上升，于是，越來越多的系統(tǒng)采取多DSP的并行處理方式來滿足實(shí)時處理的性能要求。并行處理系統(tǒng)通常由多個處理單元組成，并通過一定的方法將一個任務(wù)分成若干個子任務(wù)，再分別由各處理單元去完成。一個合適的系統(tǒng)結(jié)構(gòu)往往可以大大提高系統(tǒng)的運(yùn)行效率，簡化軟件的實(shí)現(xiàn)，并且方便軟硬件的更新和維護(hù)。

1 ADSP-TS201簡介

ADSP-TS201是美國模擬器件(ADI)公司繼TS101之后推出的一款高性能處理器，可廣泛應(yīng)用于大存儲量、高性能、高速度的信號處理和圖象處理系統(tǒng)中。TS201本身提供有可實(shí)現(xiàn)互連所需的片內(nèi)總線仲裁控制和特有的鏈路口?？梢苑奖愕囊愿鞣N拓?fù)浣Y(jié)構(gòu)互連DSP，以滿足大運(yùn)算量的需求。TS201的主要性能指標(biāo)如下：

◇最高工作主頻可達(dá)600 MHz，指令周期為1.67 ns，可支持單指令多數(shù)據(jù)(SIMD)操作；

◇采用LVDS技術(shù)和DDR方式傳輸數(shù)據(jù)，單向最大速率為500 MB／s，數(shù)據(jù)吞吐量為4 GB／s；

◇4條128位數(shù)據(jù)總線可與6個4MB的RAM相連，其34位地址總線可提供4GB的尋址空間；

◇有4個鏈路口，每個鏈路口可提供1.2 GB／s的傳輸速率，并可同時進(jìn)行DMA傳輸；

◇可通過共享總線提供無縫連接以用于片內(nèi)集成總線的仲裁控制；

◇片上SDRAM控制器和片上DMA控制器可提供14條DMA通道。

2多DSP并行系統(tǒng)的結(jié)構(gòu)

圖1所示為常見的多DSP并行處理網(wǎng)絡(luò)結(jié)構(gòu)。TS201芯片在組成多DSP系統(tǒng)時，處理單元之間的網(wǎng)絡(luò)結(jié)構(gòu)一般可采用如下幾種形式：

第一種是各處理單元有各自獨(dú)立的數(shù)據(jù)存儲器，它們通過通信口相連成分布式并行系統(tǒng)，稱為松耦合式系統(tǒng)。松耦合式系統(tǒng)中的處理單元的連接方式很多，有線形、樹形、星形、網(wǎng)孔、超立方體結(jié)構(gòu)等。其中樹形和星形網(wǎng)絡(luò)的優(yōu)點(diǎn)是網(wǎng)絡(luò)管理容易，數(shù)據(jù)通信時尋徑簡單，缺點(diǎn)是處理單元數(shù)目較多時，“根”節(jié)點(diǎn)或中央節(jié)點(diǎn)處理單元的輸入／輸出吞吐量太大，容易造成通信瓶頸。超立體結(jié)構(gòu)則以多維形式來增強(qiáng)網(wǎng)絡(luò)的通信能力，它的優(yōu)點(diǎn)是網(wǎng)絡(luò)全對稱，在節(jié)點(diǎn)連接特性、通信長度、算法的嵌入性、與其它連接形式的兼容性之間可提供很好的平衡，但隨著處理單元個數(shù)的增多，該形式對網(wǎng)絡(luò)硬件的要求也會增加。

第二種是共享總線或共享存儲器系統(tǒng)，稱之為緊耦合式并行系統(tǒng)。共享總線系統(tǒng)可使多個處理單元共同使用一套數(shù)據(jù)總線，其存儲器所占用的地址段在各DSP中通常是相同的，這種結(jié)構(gòu)的優(yōu)點(diǎn)是簡單，在DSP數(shù)目較少時，可以達(dá)到較高的加速比；但在DSP較多時，共享總線將造成頻繁的總線沖突和等待，從而引起各處理單元等待總線令牌的時間大大增加。

另外，將上面兩種結(jié)構(gòu)結(jié)合使用的系統(tǒng)也很常見。這些方式在利用其外部總線構(gòu)成一個緊耦合結(jié)構(gòu)的數(shù)據(jù)通路的同時，DSP之間還可通過LINK口以流式松耦合結(jié)構(gòu)的方式互連，兩種結(jié)構(gòu)相輔相成，能夠適應(yīng)不同算法的需求，以達(dá)到最佳的資源利用。但也會使軟件變得比較復(fù)雜。

3 基于TS201的多DSP系統(tǒng)設(shè)計

復(fù)雜的電子信息戰(zhàn)環(huán)境往往要求實(shí)時處理大量的信號脈沖，此時僅靠單系統(tǒng)已經(jīng)不能適應(yīng)超大運(yùn)算量的要求，而并行處理，特別是多處理機(jī)并行處理才是解決多路大規(guī)模計算問題的可行途徑。下面介紹一種基于TS201的DSP并行處理系統(tǒng)在機(jī)載雷達(dá)干涉儀中的應(yīng)用實(shí)例。

3.1 系統(tǒng)結(jié)構(gòu)設(shè)計

圖2所示是一種機(jī)械雷達(dá)干涉儀的連接圖。本系統(tǒng)的接收信號包括4路不同天線到達(dá)的脈沖。系統(tǒng)首先通過FPGA對采集到的本路信號進(jìn)行頻率、脈寬、相位等參數(shù)的測算，再將結(jié)果傳人本路DSP，由DSP對本路的多個脈沖進(jìn)行PRI分選和脈沖分組，再將所有各路的分選信息集中在一個DSP中算出輻射源的位置。系統(tǒng)可通過上位機(jī)選擇兩種工作模式：選擇比幅天線，則進(jìn)入比幅測相模式；選擇干涉天線，則進(jìn)入干涉測相模式。

本系統(tǒng)中的4塊TS201可通過鏈路口形成一個網(wǎng)狀松耦合式系統(tǒng)。其中DSP0做為主節(jié)點(diǎn)進(jìn)行工作模式字和結(jié)果的接收和轉(zhuǎn)發(fā)。當(dāng)其它節(jié)點(diǎn)結(jié)束了信號分選后，便可利用DMA通過鏈路口將4路脈沖信息集中在DSP0中以進(jìn)行測相運(yùn)算。

3.2 系統(tǒng)的軟件實(shí)現(xiàn)

若要實(shí)時處理大量的信號脈沖，那么，滿足信號實(shí)時處理的DSP并行處理系統(tǒng)軟件就必須包括并行處理系統(tǒng)的控制管理軟件和實(shí)時處理任務(wù)模塊兩部分。其中，系統(tǒng)控制管理軟件主要維持處理接點(diǎn)的正常運(yùn)轉(zhuǎn)。由于此系統(tǒng)要求保證4塊DSP同步運(yùn)行，所以，每次進(jìn)行測相的4路數(shù)據(jù)必須完全對應(yīng)。這就要求主節(jié)點(diǎn)上的控制管理程序要能完成工作模式字和結(jié)果的接收和轉(zhuǎn)發(fā)，同時要監(jiān)控各個節(jié)點(diǎn)上的DSP狀態(tài)。而其它DSP上的控制管理程序則主要協(xié)調(diào)計算過程和數(shù)據(jù)傳輸過程的流水切換。

并行處理器的任務(wù)分配原則一般是每個DSP的運(yùn)算應(yīng)盡可能均衡。當(dāng)流水線中某一段任務(wù)負(fù)載量大于其它段時，就可能會形成處理瓶頸而降低系統(tǒng)效率，從而直接影響整個系統(tǒng)的實(shí)時處理能力。在系統(tǒng)中的實(shí)時處理任務(wù)模塊中，可用四片以并行處理方式來完成信號的實(shí)時處理。四片DSP可同時進(jìn)行本路數(shù)據(jù)的分選，然后將本路處理的結(jié)果發(fā)往主節(jié)點(diǎn)。當(dāng)主節(jié)點(diǎn)進(jìn)行測相處理時。其它3片DSP將進(jìn)行數(shù)據(jù)的矯正和存儲。

把軟件劃分為兩部分可使管理、開發(fā)以及調(diào)試獨(dú)立起來，這樣不但可簡化系統(tǒng)設(shè)計，更重要的是，還可增加新的運(yùn)算指令算法流程，同時，改進(jìn)個別算法時，只需要改動個別子程序即可。圖3是比幅模式下的流程簡路。

4 結(jié)束語

本文給出了一種基于TS201的多DSP并行系統(tǒng)方案實(shí)例。事實(shí)上，在多并行系統(tǒng)的設(shè)計中，采用網(wǎng)狀松耦網(wǎng)絡(luò)結(jié)構(gòu)可使網(wǎng)絡(luò)管理更容易，同時也可方便地利用DMA傳輸來將多路信息集中在同一個節(jié)點(diǎn)進(jìn)行運(yùn)算。其對稱結(jié)構(gòu)也可使配套程序簡單化，還可使多個節(jié)點(diǎn)重復(fù)利用。因此，本文可以作為設(shè)計多DSP并行系統(tǒng)的一種參考。

發(fā)布者：小宇