本文設(shè)計(jì)基于FPGA芯片EP3C16Q240C8N的片上可編程系統(tǒng)，該系統(tǒng)可用于實(shí)現(xiàn)IFFT運(yùn)算和接口模塊，利用可嵌入到此FPGA芯片的NiosII軟核處理器來(lái)實(shí)現(xiàn)數(shù)據(jù)傳輸和控制.功能電路中的ADI的數(shù)字上變頻芯片AD9957和可控增益芯片AD8369用于實(shí)現(xiàn)DAB基帶信號(hào)的上變頻和信號(hào)放大.這套DAB發(fā)射機(jī)電路板尺寸為100cm*160cm,經(jīng)過(guò)測(cè)試，能很好的完成發(fā)射，具有較高的可靠性.

1.

DAB發(fā)射機(jī)是數(shù)字音頻廣播（DigitalAudio Broadcast,DAB）重要組成部分.

DAB技術(shù)是歐洲尤里卡項(xiàng)目之一，目前已經(jīng)非常成熟.DAB采用先進(jìn)的數(shù)字技術(shù)，正交分頻復(fù)用技術(shù)（OFDM），能以極低的數(shù)據(jù)傳輸率及失真下傳送CD質(zhì)量之立體聲節(jié)目，可解決傳統(tǒng)模擬廣播接收不良及干擾問(wèn)題.DAB發(fā)射系統(tǒng)包括信源編碼.信道編碼.時(shí)間交織.頻率交織.OFDM調(diào)制和射頻部分.射頻部分包括上變頻和增益放大，用來(lái)把基帶信號(hào)搬移到發(fā)射頻率上并將其放大.

FPGA技術(shù)不斷進(jìn)步，成本和功耗不斷下降的同時(shí)性能和容量在大幅上升，F(xiàn)PGA也代替MCU越來(lái)越多的嵌入到系統(tǒng)中去.

為了便于系統(tǒng)集成，本文設(shè)計(jì)FPGA系統(tǒng)嵌入到DAB發(fā)射系統(tǒng)中，使得開(kāi)發(fā)變得方便靈活，同時(shí)也降低了成本.

2.FPGA的SOPC系統(tǒng)構(gòu)成

本文設(shè)計(jì)了用于DAB發(fā)射端的SOPC系統(tǒng)，該系統(tǒng)硬件框圖如圖1所示.系統(tǒng)中FPGA采用ALTERA公司的CycloneIII系列芯片EP3C16Q240C8N.FPGA中的NiosII軟核處理器完成數(shù)據(jù)的控制和指令傳送，還可以在FPGA上實(shí)現(xiàn)OFDM調(diào)制.配置芯片選用EPCS16,片外擴(kuò)展存儲(chǔ)器為IS42S16100-7T.框圖中，功能電路是用來(lái)實(shí)現(xiàn)DAB發(fā)射功能的，它包括數(shù)字上變頻（其中已經(jīng)包括A/D和D/A轉(zhuǎn)換）.信號(hào)放大.USB傳輸?shù)?

根據(jù)DAB發(fā)射系統(tǒng)設(shè)計(jì)可以得出系統(tǒng)中各個(gè)單元所需的資源：邏輯單元.寄存器.引腳.內(nèi)存.乘法器單元.鎖相環(huán)分別為8839.4719.104.202752bits.6和1.這款芯片為QPFP封裝，芯片資源見(jiàn)表1.

2.1 配置電路

FPGA芯片按配置速度快慢依次為：

Active parallel（AP）模式.Fast passiveparallel（FPP）模式.Active serial（AS）模式.Passive serial（PS）模式.另外還有用于調(diào)試的Joint Test Action Group（JTAG）模式.本文FPGA同時(shí)配置AS模式和JTAG模式.

根據(jù)cycloneIII的數(shù)據(jù)手冊(cè)，配置方案由MSEL引腳決定.當(dāng)使用AS和JTAG兩種方式時(shí)，MSEL[3:0]為“010”.如圖2所示為ATERA給出的AS和JTAG配置電路.

AS模式是指FPGA的EPCS控制器發(fā)出讀取數(shù)據(jù)的信號(hào)，從而把串行FLASH（EPCS系列芯片）的數(shù)據(jù)讀入FPGA中，實(shí)現(xiàn)對(duì)FPGA的編程.配置數(shù)據(jù)通過(guò)FPGA的DATA0引腳送入，數(shù)據(jù)被同步在DCLK輸入上，1個(gè)時(shí)鐘周期傳送1位數(shù)據(jù).本文中選取的配置芯片EPCS16SI8,有16Mbits的存儲(chǔ)空間，可以支持DCLK時(shí)鐘工作在20MHz和40MHz.