摘 要: 為了改善傳統(tǒng)數(shù)據(jù)采集系統(tǒng)運算能力差、分辨率低、可靠性低等缺點，結合Δ-Σ技術和FPGA，設計了一種多通道、高分辨率、寬動態(tài)范圍的新型數(shù)據(jù)采集系統(tǒng)。提出了一種由Δ-Σ A/D轉換芯片、高性能FPGA和DSP組成的數(shù)據(jù)采集系統(tǒng)方案及其硬件電路實現(xiàn)方法。系統(tǒng)利用A/D器件對信號進行濾波、放大、差分轉換和模數(shù)轉換，利用FPGA設計內部模塊和時鐘信號進行電路控制及實現(xiàn)數(shù)據(jù)緩存、數(shù)據(jù)傳遞等功能，由高速DSP芯片核心控制，對采樣數(shù)據(jù)進行實時處理。系統(tǒng)能實現(xiàn)24位高分辨率、寬動態(tài)范圍的信號數(shù)據(jù)采集與高速實時處理，可用于電壓、電流、溫度等參量的采集系統(tǒng)中。
關鍵詞: 數(shù)據(jù)采集; Δ-Σ技術; FPGA; 高分辨率; 寬動態(tài)范圍

在工業(yè)生產和科學技術研究的各行業(yè)中，常常需要對各種數(shù)據(jù)進行采集。傳統(tǒng)的數(shù)據(jù)采集系統(tǒng)運算能力差、分辨率低、可靠性低、一致性差，而圖像處理、瞬態(tài)信號檢測、軟件無線電等一些領域需要技術指標的穩(wěn)定性強，一致性好，且具備高速度、抗干擾、高分辨率特點的數(shù)據(jù)采集與處理能力。隨著24 bit Δ-Σ A/D轉換技術的成熟，一些高性能的現(xiàn)場可編程邏輯門陣列器件FPGA和Δ-Σ A/D轉換技術結合高性能數(shù)字信號處理器DSP應用于數(shù)據(jù)采集系統(tǒng)中，大大提高了系統(tǒng)的采集精度、分辨率、動態(tài)范圍及穩(wěn)定性。Δ-Σ技術是:用簡單換取速度,用高速度代替低速度的組織協(xié)調；模擬量化部分簡化,而數(shù)字部分增多，各量化電路的性能高度一致,抗干擾能力和溫度性能優(yōu)越；丟掉了濾波、主放、陷波電路,電路進一步簡化,性能更加穩(wěn)定。在高速數(shù)據(jù)采集方面，F(xiàn)PGA具有速度快、效率高的優(yōu)勢，非常適于大數(shù)據(jù)量的高速傳輸控制,其組成形式靈活，可以集成外圍控制、譯碼和接口等各種電路。同時,FPGA控制器是獨立單元,在電路中能分擔CPU工作量,不但提高了CPU實時處理能力，而且提高了系統(tǒng)穩(wěn)定性。本系統(tǒng)中，F(xiàn)PGA選用FLEX10K20芯片，DSP選用高性能浮點芯片TMS320VC33，該芯片具有高速、低功耗、低成本、易于開發(fā)的特點[1-4]。
1 數(shù)據(jù)采集系統(tǒng)的組成
系統(tǒng)組成框圖如圖1所示,主要由模擬信號調理電路、A/D轉換電路、FPGA單元、DSP單元等組成。模擬信號調理電路與A/D器件對信號進行濾波、放大、差分轉換和模數(shù)轉換，利用FPGA設計內部模塊和時鐘信號對電路進行控制及實現(xiàn)數(shù)據(jù)緩存、數(shù)據(jù)傳遞等功能，由高速DSP芯片核心控制，對采樣數(shù)據(jù)進行實時處理。

2 數(shù)據(jù)采集系統(tǒng)的關鍵設計
2.1 模擬信號調理電路
　模擬信號調理電路包括前置低通檢波電路、程控放大器、單端信號轉雙端信號三部分。該電路在信號輸入到A/D轉換器前對信號進行濾波、放大等處理。前置低通檢波電路主要是對檢波器的輸出信號進行低通濾波。程控放大器對微弱信號進行幅度調整。檢波器輸出的信號是差分雙端信號，經過程控放大器后變?yōu)閱味诵盘枴樘岣咝盘柌杉ǖ赖墓材Ｒ种票?，后續(xù)電路中加入了差分線性放大器將單端信號轉換為雙端信號，最后進入A/D轉換器進行采集。
2.2 A/D 轉換的硬件接口電路
　Δ-Σ A/D轉換器的工作原理是無需保持電路,對抗混疊濾波器和量化器的要求低，但對數(shù)字濾波器要求高。工作時，模擬輸入經抗混疊濾波器后變?yōu)閹弈M信號，經Δ-Σ調制器后變?yōu)樾盘栴l譜和噪聲頻譜相分離的高速比特流信號，然后再經數(shù)字濾波器重構出奈奎斯特取樣頻率的高分辨率數(shù)字信號[5]。
　系統(tǒng)A/D轉換接口電路是由Δ-Σ轉換技術的A/D轉換套片CS5372、CS5376和現(xiàn)場可編程邏輯器件FPGA通過主控芯片的控制實現(xiàn)。CS5372、CS5376是根據(jù)Δ-Σ轉換原理共同實現(xiàn)24 bit Δ-Σ A/D轉換的一套芯片，其分辨率能達到24 bit，動態(tài)范圍可達到124 dB和121 dB。CS5372可應用于雙通道高動態(tài)范圍、4階Δ-Σ調制器,與CS5376數(shù)字濾波器結合使用，可構成獨特的24 bit高分辨率A/D測量系統(tǒng)。A/D轉換的硬件接口電路主要是指CS5372、CS5376與FPGA的硬件連接電路。其連接圖如圖2所示。