www.久久久久|狼友网站av天堂|精品国产无码a片|一级av色欲av|91在线播放视频|亚洲无码主播在线|国产精品草久在线|明星AV网站在线|污污内射久久一区|婷婷综合视频网站

當前位置:首頁 > 嵌入式 > 嵌入式硬件

  1 并行流水結構FIR的原理

  在用FPGA或專用集成電路實現(xiàn)數(shù)字信號處理算法時,計算速度和芯片面積是兩個相互制約的主要問題。實際應用FIR濾波器時,要獲得良好的濾波效果,濾波器的階數(shù)可能會顯著增加,有時可能會多達幾百階。因此,有必要在性能和實現(xiàn)復雜性之間做出選擇,也就是選擇不同的濾波器實現(xiàn)結構。這里運用

  在關鍵路徑插入寄存器的流水線結構是提高系統(tǒng)吞吐率的一項強大的實現(xiàn)技術,并且不需要大量重復設置硬件。流水線的類型主要分為兩種:算術流水線和指令流水線。對FPGA設計,邏輯功能是面向特定應用的,因此,采用需要較少額外控制邏輯的算術流水結構。 流水線結構就意味著將數(shù)字處理算法分割成時間上前后相連的多個處理片段.并且在段與段之間加信號寄存器來緩沖。這些段和段之間的緩沖就構成了流水線。系統(tǒng)原來的運算量被分割成k個部分,分別由流水線的k個段來外理。一旦前面的任務通過了流水線的第一段,新的任務就可以進入流水線。設系統(tǒng)不加流水時的延時是D,則加上流水后,每隔D/k個時間單位就可以啟動新的任務。要實現(xiàn)流水線的性能提升應滿足3個條件:

 ?、龠\算量均勻分成延時一致的k個部分;

 ?、谳斎藬?shù)據有大量重復的運算;

 ?、壑貜偷倪\算前后沒有相關性。

  并行結構就是以重復相同的結構,對同時滿足并行運算條件的并行算法在硬件上進行實現(xiàn)的結構。并行結構運用起來的主要難點如下:一,并行結構占用更多的面積。二,相互并行的各計算部分在相互交換數(shù)據時,需要額外的控制和互聯(lián)結構。但是,在芯片工藝尺寸不斷減小的今天,并行結構成為設計高速、低延時數(shù)據處理系統(tǒng)的首選??刂坪突ヂ?lián)結構的復雜性取決于算法和對算法的劃分方法。FIR濾波器本身就適合并行處理,但是對于占用時間和芯片面積都很大的乘法器來說,用全并行來實現(xiàn)FIR濾波器是不經濟的。

  FIR濾波器以其設計簡單、穩(wěn)定性好、方便實現(xiàn)、線性相位等優(yōu)點往往成為首選,甚至是唯一的選擇。FIR濾波器用差分方程表示為:


FIR濾波器直接型結構如圖1。

2 實現(xiàn)方法

  現(xiàn)場可編程門陣列(FPGA)具有體系結構和邏輯單元配置靈活、集成度高以及設計開發(fā)周期短等優(yōu)點,因此,選用FPGA來驗證并實現(xiàn)本濾波器結構。VHDL是一種硬件描述語言,主要用于描述數(shù)字系統(tǒng)的結構、行為、功能和接口,與FPGA相結合后,表現(xiàn)出更加強大與靈活的數(shù)字系統(tǒng)設計能力。用VHDL完成數(shù)字系統(tǒng)的功能描述,用FPGA來實現(xiàn)是一種實用方便的軟、硬件結合方式。從硬件描述語言到FPGA配置數(shù)據文件是由綜合工具以及布局、布線工具來完成的。數(shù)字系統(tǒng)的功能最終能否實現(xiàn)以及性能如何,取決于數(shù)字系統(tǒng)的算法結構,也取決于綜合工具、布局和布線工具,還有器件性能。但是,如果數(shù)字系統(tǒng)的算法設計不好,就會有更多的設計反復。這里對FIR濾波器提出一種處理時間和所用芯片面積可以互換的結構,在最初的設計時,就能對其處理能力有所估計,減少了設計的反復。

  對于FIR濾波器,Xilinx提供了兩個軟核,一個是基于分布式運算的,另一個是基于單路的乘加運算。對于大階數(shù)、高采樣率的濾波器,這兩種濾波器結構都不太適合。

  為了提高FIR濾波器的吞吐量,可用并行加流水線的結構來實現(xiàn)FIR濾波器,如圖2所示。流水結構用于提高吞吐量率,并行結構可以減小處理延時。利用流水和并行結構調整濾波器性能使其滿足實際應用要求。這里實現(xiàn)三級流水和二路并行的FIR濾波器。三級流水分別對應取數(shù)、乘法和累加。主要由雙口RAM、乘法器、累加器、控制邏輯和流水線間的寄存器組成,還有數(shù)據寫入模塊(圖中未畫)。

  用兩塊RAM分別存放FIR系數(shù)和數(shù)據的前N個樣值點,這兩個RAM要求有一個寫數(shù)據和一個讀數(shù)據的雙端口RAM。數(shù)據寫入模塊負責把所要濾波的數(shù)據輪換地寫入兩個雙口RAM;FIR的系數(shù)也按偶數(shù)下標和奇數(shù)下標分別寫入兩個系數(shù)RAM,實現(xiàn)時是預先配置的。在實現(xiàn)濾波時,如圖1所示對數(shù)據移位是不現(xiàn)實的。因此,用交聯(lián)網絡結合控制模塊實現(xiàn)第一級流水--取數(shù),完成給下一級流水線正確送數(shù)的目的。第二級流水是兩個并行的乘法器,完成乘法運算。第三級流水是一個累加器;在控制邏輯的控制下,對乘法器輸出結果進行正確的累加運算。

  完成結構設計后要進行時序設計。數(shù)據寫入模塊的時鐘是根據數(shù)據源產生數(shù)據的速率而定的。而流水線的工作時鐘頻率要求大于數(shù)據產生時鐘頻率的N/2倍,N是濾濾器階數(shù),2是并行度。也就是要求流水線在數(shù)據產生的一個周期內能完成一次FIR濾波器輸出的計算。其中的控制邏輯是流水線正常運行的關鍵。數(shù)據流水線上的各種時序要求都要由其產生,包括讀數(shù)據地址、讀系數(shù)的地址、交聯(lián)網絡的控制和流水線結構的輸出。其VHDL的端口描述如下:

  系數(shù)地址由計數(shù)器產生,計數(shù)器周期是濾波器的階數(shù)除以并行度,由first_data_address的第0位的邊沿觸發(fā),以重新從0開始計數(shù)。數(shù)據RAM的地址加上計數(shù)器的值。兩個RAM地址因當前輸入濾波數(shù)據的存放位置,可能相同也可能相差1。交聯(lián)網絡的控制信號是計數(shù)器的最低位。累加器輸出的使能信號是在計數(shù)到濾波器的階數(shù)時產生的,而后經過延時給到累加器。累加器清零信號在這里產生要比累加器中用其他方法方便得多。

  交聯(lián)網絡也是設計的重點。對于并行處理結構,各單元之間數(shù)據的共享和通信是限制并行度的主要原因。在并行度為2的結構中,只要輪流交換系數(shù)就可以了。但是對更高的并行度,這一通信網絡的延時是相當大的,這也是把它單獨列為濾波器的流水線的一級的主要原因。

  還要注意的是:有符號數(shù)常用補碼表示。在對有符號數(shù)進行擴展時,要擴展最高位。對乘法器的輸出一般要進行擴展,以避免累加器溢出。

  對于乘加運算,有一種分布式計算方法,也就是把乘法進一步分解為部分和(二進制系數(shù)的每一位和輸入數(shù)據相與的結果)。當乘加運算的一個乘數(shù)是已知常數(shù)時,分布式乘加運算會很節(jié)省資源。因為系數(shù)固定,與運算的結果是在運算前可知的,這樣零位與數(shù)據相與的結

果是不參與加運算的,從而實現(xiàn)無乘法器的濾波器。這里不選用這種方法,原因有二:其一,分布式運算將使濾波器難以重配:其二,基于FPGA的硬件乘法器較綜合得來的乘法器性能更佳。

  3 仿真及測試

  用VHDL語言描述全部電路模塊后,輸入系數(shù)1、2、3、4、5和數(shù)據-l、-2、3、4等進行測試.用Mod-elsim進行仿真,其結果如圖3所示。

  可以看出,模塊能正確進行計算,從數(shù)據輸入到數(shù)據輸出約延時2個數(shù)據時鐘.這主要是前面的數(shù)據輸入模塊的延時。乘加部分采用數(shù)據時鐘的N/2倍,其延時與濾波器的階數(shù)成比例,但不會超過一個數(shù)據時鐘周期。

  然后,對VHDL描述就Xilinx的Spartan-3進行綜合和測試??梢缘贸霰?所示的測試結果,其中第一行為并行流水結構所設計的濾波器,第二行是采用Xilinx提供的軟核設計的濾波器。

  可以看出,除了增加一個乘法器外,邏輯塊和觸發(fā)器都增加了一倍多。用這種結構設計的濾波器面積增加了一倍,速度性能也提高了一倍。以上兩種濾波器可以應用在語音信號處理中--讓語音信號通過低通濾波器以獲取語音的低頻分量。相對而言,并行流水結構能實現(xiàn)比Xilinx軟核更高階數(shù)的濾波器。在聽覺上,經過兩種濾波器(相同階數(shù))的語音信號沒有太大差別。

  4 結束語

  本文在運算層次上,依據流水和并行運算結構實現(xiàn)直接型FIR濾波器。如果在設計濾波器時,結合級聯(lián)型和直接型兩種濾波器結構,那么也能實現(xiàn)同樣的并行和流水的效果。實際上,還可在更低層次的乘法運算時,對部分和也用并行和流水結構來實現(xiàn)。這些結構的選擇都依據性能要求和實現(xiàn)的復雜性來具體確定。

  作為實現(xiàn)現(xiàn)代高性能處理器的方法,并行和流水結構各有特點。并行是以面積換速度。流水是以延時換速度,采用這兩種結構,就能在面積、速度、延時之間靈活互換。

本站聲明: 本文章由作者或相關機構授權發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點,本站亦不保證或承諾內容真實性等。需要轉載請聯(lián)系該專欄作者,如若文章內容侵犯您的權益,請及時聯(lián)系本站刪除。
換一批
延伸閱讀

LED驅動電源的輸入包括高壓工頻交流(即市電)、低壓直流、高壓直流、低壓高頻交流(如電子變壓器的輸出)等。

關鍵字: 驅動電源

在工業(yè)自動化蓬勃發(fā)展的當下,工業(yè)電機作為核心動力設備,其驅動電源的性能直接關系到整個系統(tǒng)的穩(wěn)定性和可靠性。其中,反電動勢抑制與過流保護是驅動電源設計中至關重要的兩個環(huán)節(jié),集成化方案的設計成為提升電機驅動性能的關鍵。

關鍵字: 工業(yè)電機 驅動電源

LED 驅動電源作為 LED 照明系統(tǒng)的 “心臟”,其穩(wěn)定性直接決定了整個照明設備的使用壽命。然而,在實際應用中,LED 驅動電源易損壞的問題卻十分常見,不僅增加了維護成本,還影響了用戶體驗。要解決這一問題,需從設計、生...

關鍵字: 驅動電源 照明系統(tǒng) 散熱

根據LED驅動電源的公式,電感內電流波動大小和電感值成反比,輸出紋波和輸出電容值成反比。所以加大電感值和輸出電容值可以減小紋波。

關鍵字: LED 設計 驅動電源

電動汽車(EV)作為新能源汽車的重要代表,正逐漸成為全球汽車產業(yè)的重要發(fā)展方向。電動汽車的核心技術之一是電機驅動控制系統(tǒng),而絕緣柵雙極型晶體管(IGBT)作為電機驅動系統(tǒng)中的關鍵元件,其性能直接影響到電動汽車的動力性能和...

關鍵字: 電動汽車 新能源 驅動電源

在現(xiàn)代城市建設中,街道及停車場照明作為基礎設施的重要組成部分,其質量和效率直接關系到城市的公共安全、居民生活質量和能源利用效率。隨著科技的進步,高亮度白光發(fā)光二極管(LED)因其獨特的優(yōu)勢逐漸取代傳統(tǒng)光源,成為大功率區(qū)域...

關鍵字: 發(fā)光二極管 驅動電源 LED

LED通用照明設計工程師會遇到許多挑戰(zhàn),如功率密度、功率因數(shù)校正(PFC)、空間受限和可靠性等。

關鍵字: LED 驅動電源 功率因數(shù)校正

在LED照明技術日益普及的今天,LED驅動電源的電磁干擾(EMI)問題成為了一個不可忽視的挑戰(zhàn)。電磁干擾不僅會影響LED燈具的正常工作,還可能對周圍電子設備造成不利影響,甚至引發(fā)系統(tǒng)故障。因此,采取有效的硬件措施來解決L...

關鍵字: LED照明技術 電磁干擾 驅動電源

開關電源具有效率高的特性,而且開關電源的變壓器體積比串聯(lián)穩(wěn)壓型電源的要小得多,電源電路比較整潔,整機重量也有所下降,所以,現(xiàn)在的LED驅動電源

關鍵字: LED 驅動電源 開關電源

LED驅動電源是把電源供應轉換為特定的電壓電流以驅動LED發(fā)光的電壓轉換器,通常情況下:LED驅動電源的輸入包括高壓工頻交流(即市電)、低壓直流、高壓直流、低壓高頻交流(如電子變壓器的輸出)等。

關鍵字: LED 隧道燈 驅動電源
關閉