摘 要：LDPC碼是通信系統(tǒng)中一種性能十分優(yōu)秀的信道編碼。本文針對便于硬件實現(xiàn)的QC_LDPC碼進行了編碼器設計，采用多路并行、流水線結構、優(yōu)化關鍵路徑等多種手段，在Altera公司FPGA平臺上實現(xiàn)了編碼速率高達1.6Gbps的編碼器，并使用邏輯分析儀驗證了編碼器在高速運行下結果的正確性。

關鍵詞：LDPC，高速編碼器，F(xiàn)PGA

基于FPGA的高速LDPC碼的設計與實現(xiàn)-北京大學-丁宏.pdf