為了解決基于并行總線結(jié)構(gòu)的抗惡劣環(huán)境計(jì)算機(jī)通用性差的問(wèn)題，提出了一種基于國(guó)產(chǎn)多核處理器的可重構(gòu)計(jì)算機(jī)的設(shè)計(jì)方法，該方法包括了基于國(guó)產(chǎn)多核處理器的可重構(gòu)計(jì)算機(jī)的主要設(shè)計(jì)思路和實(shí)現(xiàn)過(guò)程；在該方法中通過(guò)采用國(guó)產(chǎn)多核處理器提高了計(jì)算機(jī)性能，采用FPGA實(shí)現(xiàn)可重構(gòu)設(shè)計(jì)，通過(guò)可重構(gòu)設(shè)計(jì)在硬件完成生產(chǎn)后可以對(duì)計(jì)算機(jī)的功能重新構(gòu)建，提高了計(jì)算機(jī)的通用性；目前，該方法應(yīng)經(jīng)投入應(yīng)用，在應(yīng)用過(guò)程中取得了良好的效果。

0

當(dāng)前國(guó)際先進(jìn)抗惡劣環(huán)境計(jì)算機(jī)相關(guān)產(chǎn)品的具有一個(gè)顯著特征，即采用由超大規(guī)模FPGA實(shí)現(xiàn)的可定制技術(shù)，利用FPGA器件中專門(mén)設(shè)計(jì)的硬件乘法器、乘加結(jié)構(gòu)、DSP塊等硬件資源和通用的邏輯單元作為運(yùn)算的硬件基礎(chǔ)，以任務(wù)的流水劃分和階段處理為手段，實(shí)現(xiàn)CPU、DSP的計(jì)算技術(shù)的重要補(bǔ)充功能。國(guó)外此類超大規(guī)模FPGA以Altera Stratix-x系列、Xilinx Virtex-x系列為主，相關(guān)產(chǎn)品中大都為Xilinx Virtexx系列FPGA,如GE Fanuc的SBC330、SBC610和Curtiss-Wright的VPX6-185等硬件模塊均采用了Xilinx Virtex-x系列FPGA,目前各家公司正在推出集成更多數(shù)量和更大規(guī)模的異構(gòu)技術(shù)產(chǎn)品，如Curtiss-Wright的CHAMP-FX2使用了雙路超大規(guī)模Virtex-5以實(shí)現(xiàn)功能高可伸縮的定制技術(shù)。

在國(guó)內(nèi)，抗惡劣環(huán)境計(jì)算機(jī)產(chǎn)品主要以通用計(jì)算機(jī)為主，一般采用CompactPCI、VME等總線，使用1個(gè)單核或雙核CPU,系統(tǒng)性能較低。這些計(jì)算機(jī)通用性不強(qiáng)、種類多、開(kāi)發(fā)成本高、可重用性弱、質(zhì)量保證難度大、資源利用率不高。而且這些計(jì)算機(jī)一般是使用國(guó)外的集成電路設(shè)計(jì)實(shí)現(xiàn)，其關(guān)鍵的功能核心部分仍然無(wú)法實(shí)現(xiàn)自主可控。

隨著我國(guó)在國(guó)產(chǎn)基礎(chǔ)軟硬件方面的投入不斷加大以及國(guó)家政策的指導(dǎo)，國(guó)產(chǎn)基礎(chǔ)軟硬件發(fā)展迅速，已接近國(guó)外同期水平。國(guó)內(nèi)處理器技術(shù)的研究正不斷深入，多核技術(shù)也已被納入相應(yīng)的發(fā)展路線圖。中國(guó)科學(xué)院計(jì)算技術(shù)研究所于2009年底推出龍芯3號(hào)處理器，龍芯3號(hào)片內(nèi)集成4個(gè)處理器核，處理器主頻1GHz以上。當(dāng)前，國(guó)內(nèi)基于FPGA的應(yīng)用已相當(dāng)成熟，盡管目前的抗惡劣環(huán)境計(jì)算機(jī)沒(méi)有采用可定制技術(shù)，但幾乎都集成了Altera或Xilinx FPGA的應(yīng)用，如功能擴(kuò)展模塊、總線接口模塊等，國(guó)內(nèi)相關(guān)廠商已掌握時(shí)序邏輯定制技術(shù)、IP核的簡(jiǎn)單復(fù)用和實(shí)現(xiàn)技術(shù)等FPGA 應(yīng)用的關(guān)鍵技術(shù)，已具備較深厚的可定制實(shí)現(xiàn)技術(shù)基礎(chǔ)。

1 計(jì)算機(jī)組成原理

基于國(guó)產(chǎn)多核處理器的可重構(gòu)計(jì)算機(jī)各個(gè)主要的組成功能模塊之間采用高性能串行總線互連，如國(guó)產(chǎn)處理器與北橋芯片之間、北橋芯片與可定制單元之間、北橋芯片與南橋芯片之間均采用高速串行總線互連。可定制單元采用可編程邏輯實(shí)現(xiàn)，處理器和具備硬件可編程能力的可重構(gòu)邏輯器件（以下簡(jiǎn)稱可重構(gòu)器件）相結(jié)合，應(yīng)用的一部分被分配到處理器上執(zhí)行，另一部分則被映射到可重構(gòu)器件上執(zhí)行。微處理器上執(zhí)行的為軟件任務(wù)，可重構(gòu)器件上運(yùn)行的硬件功能模塊可稱為硬件任務(wù)。

根據(jù)可定制單元配置文件中的編程信息，改變可定制單元中邏輯單元的功能以及連線的互連方式，從而改變計(jì)算機(jī)的功能，使其既能在設(shè)計(jì)實(shí)現(xiàn)時(shí)定制專用的計(jì)算部件，又能夠?qū)τ?jì)算資源進(jìn)行復(fù)用以實(shí)現(xiàn)多個(gè)不同的計(jì)算任務(wù)。

相關(guān)文章：

基于國(guó)產(chǎn)多核處理器的可重構(gòu)計(jì)算機(jī)設(shè)計(jì)（二）