www.久久久久|狼友网站av天堂|精品国产无码a片|一级av色欲av|91在线播放视频|亚洲无码主播在线|国产精品草久在线|明星AV网站在线|污污内射久久一区|婷婷综合视频网站

當(dāng)前位置:首頁 > 嵌入式 > 嵌入式硬件

吳祖輝 熊磊 陳霞 引言 低密度奇偶校驗(low density parity check code,ldpc)碼是一類具有稀疏校驗矩陣的線性分組碼,不僅有逼近shannon限的良好性能,而且譯碼復(fù)雜度較低, 結(jié)構(gòu)靈活,是近年信道編碼領(lǐng)域的研究熱點,目前已廣泛應(yīng)用于深空通信、光纖通信、衛(wèi)星數(shù)字視頻和音頻廣播等領(lǐng)域。ldpc碼已成為第四代通信系統(tǒng)(4g)強有力的競爭者,而基于ldpc碼的編碼方案已經(jīng)被下一代衛(wèi)星數(shù)字視頻廣播標(biāo)準(zhǔn)dvb-s2采納。 編碼器實現(xiàn)指標(biāo)分析 作為前向糾錯系統(tǒng)的重要部分,設(shè)計高速率低復(fù)雜度ldpc碼編譯碼器成為提高系統(tǒng)性能的關(guān)鍵。對ldpc碼來說,其編碼復(fù)雜度相對較大,編碼器的設(shè)計與實現(xiàn)是首要任務(wù),也是譯碼器設(shè)計與實現(xiàn)的前提,有著十分重要的作用。 編碼速率與復(fù)雜度是評價ldpc編碼器好壞的重要指標(biāo)。考慮高清晰度電視(hdtv)標(biāo)準(zhǔn)在分辨率為1920×1080,幀率為60幀/s,每個像素以24比特量化時,總數(shù)據(jù)率在2gb/s的數(shù)量級。采用mpeg-2壓縮,要求數(shù)據(jù)率大約在20~40mb/s。 編碼器設(shè)計思路 設(shè)ldpc碼檢驗矩陣為h、生成矩陣為g。傳統(tǒng)的編碼方法是利用生成矩陣g直接進行編碼。由于g并不具有稀疏性,直接編碼的復(fù)雜度與碼長n的平方成正比。本文的編碼器采用ru編碼算法。該算法通過對交換校驗矩陣行列的位置,保持矩陣的稀疏性,利用交換行列后的校驗矩陣進行編碼,有效降低了編碼的復(fù)雜度。經(jīng)過行列交換的校驗矩陣具有近似下三角形式,如圖1所示。圖1 交換校驗矩陣
設(shè)信息序列為s,碼字為c利用圖1的矩陣可對信息序列s進行編碼。碼字分為三部分:c=(s,p1,p2),其中s是信息比特序列,長度為k;p1和p2是校驗比特序列,長度分別為g和n-k-g。校驗比特序列p1、p2計算公式如下:編碼流程如圖2所示。圖2 編碼流程圖
設(shè)計ldpc編碼器的時候注意:在ru算法中,對校驗矩陣進行行列交換,轉(zhuǎn)化為近似下三角形式稱為編碼預(yù)處理過程。給定一個校驗矩陣,編碼預(yù)處理過程和矩陣的計算只需要做一次,所以可先用軟件完成。實際的編碼計算通過硬件實現(xiàn)。這樣做有利于提高編碼硬件實現(xiàn)的效率。 ldpc碼編碼器實現(xiàn) ldpc碼編碼器硬件結(jié)構(gòu) 基于ru算法的ldpc編碼實現(xiàn)過程主要是計算p1、p2的過程。設(shè)計編碼器時,為了提高編碼速度,將可以同時計算的步驟作并行處理,得到編碼器的硬件結(jié)構(gòu)如圖3所示。圖3 ldpc碼編碼器結(jié)構(gòu)
圖3中a、b、c、e分別代表圖1中相應(yīng)的矩陣,f代表φ矩陣。從圖3可知,ldpc編碼器主要由緩沖器(buffer)、矩陣向量乘法器(mvm)、矩陣加法器(va)、前向迭代運算器(fs)、向量合成器(cwg)等運算單元以及存儲各個矩陣相關(guān)信息的存儲器組成。因為前向迭代運算基本上是矩陣與向量的乘法計算,所以矩陣向量乘法是ldpc編碼過程最核心的單元。 分析圖3可知,編碼過程中,cs與as的計算是同時進行的,其他的操作都是串行進行的。由于行列交換保持了矩陣的稀疏性,所以與a、b、c、e矩陣的相關(guān)運算是稀疏矩陣的運算,存儲矩陣所需的空間少同時實現(xiàn)的復(fù)雜度低和運算速度快。φ是g×g的矩陣,由于在編碼預(yù)處理過程中保證了g盡量小,所以與φ矩陣相關(guān)的運算也是比較快的。 ldpc碼編碼器復(fù)雜度 表1和表2描述了編碼器計算校驗序列p1、p2的流程及相應(yīng)的復(fù)雜度。表1 p1的計算表2 p2的計算
從表1和表2可知ru算法的復(fù)雜度與n+g2成正比,g越小,編碼復(fù)雜度越低。所以對校驗矩陣進行行列交換時,使g盡量小是進一步降低編碼復(fù)雜度的關(guān)鍵。 表1中序號2與表2中序號4的操作涉及到下三角矩陣t。由于t-1也是下三角矩陣,為了降低復(fù)雜度,可采用前向迭代進行計算。例如:假設(shè)qx=y,q為下三角矩陣,求x。計算過程如下: 欲知詳情,請下載word文檔 下載文檔

本站聲明: 本文章由作者或相關(guān)機構(gòu)授權(quán)發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點,本站亦不保證或承諾內(nèi)容真實性等。需要轉(zhuǎn)載請聯(lián)系該專欄作者,如若文章內(nèi)容侵犯您的權(quán)益,請及時聯(lián)系本站刪除。
換一批
延伸閱讀

編碼器實質(zhì)上是一種旋轉(zhuǎn)式傳感器,它能夠?qū)⑿D(zhuǎn)部件的位置和位移物理量轉(zhuǎn)化為數(shù)字脈沖信號。這些脈沖信號隨后被控制系統(tǒng)捕獲并處理,從而發(fā)出指令,實現(xiàn)對設(shè)備運行狀態(tài)的精準(zhǔn)調(diào)整。值得一提的是,編碼器與齒輪條或螺旋絲杠的組合,還能用...

關(guān)鍵字: 編碼器 電機控制

2025年8月14日,致力于亞太地區(qū)市場的國際領(lǐng)先半導(dǎo)體元器件分銷商---大聯(lián)大控股宣布,其旗下詮鼎推出基于新突思(Synaptics)SL1680嵌入式處理器的AI疲勞駕駛檢測方案。

關(guān)鍵字: AI 嵌入式處理器 Type-C

在數(shù)字化浪潮席卷全球的今天,F(xiàn)PGA技術(shù)正成為驅(qū)動創(chuàng)新的核心引擎。2025年8月21日,深圳將迎來一場聚焦FPGA技術(shù)與產(chǎn)業(yè)應(yīng)用的盛會——2025安路科技FPGA技術(shù)沙龍。本次沙龍以“定制未來 共建生態(tài)”為主題,匯聚行業(yè)...

關(guān)鍵字: FPGA 核心板 開發(fā)板

在現(xiàn)代電子系統(tǒng)中,現(xiàn)場可編程門陣列(FPGA)憑借其開發(fā)時間短、成本效益高以及靈活的現(xiàn)場重配置與升級等諸多優(yōu)點,被廣泛應(yīng)用于各種產(chǎn)品領(lǐng)域。從通信設(shè)備到工業(yè)控制,從汽車電子到航空航天,F(xiàn)PGA 的身影無處不在。為了充分發(fā)揮...

關(guān)鍵字: 可編程門陣列 FPGA 數(shù)字電源

2025年8月4日 – 提供超豐富半導(dǎo)體和電子元器件?的業(yè)界知名新品引入 (NPI) 代理商貿(mào)澤電子 (Mouser Electronics) 即日起開售Altera?的Agilex? 3 FPGA C系列開發(fā)套件。此開...

關(guān)鍵字: FPGA 邊緣計算 嵌入式應(yīng)用

內(nèi)窺鏡泛指經(jīng)自然腔道或人工孔道進入體內(nèi),并對體內(nèi)器官或結(jié)構(gòu)進行直接觀察和對疾病進行診斷的醫(yī)療設(shè)備,一般由光學(xué)鏡頭、冷光源、光導(dǎo)纖維、圖像傳感器以及機械裝置等構(gòu)成。文章介紹了一款基于兩片圖像傳感器和FPGA組成的微型3D內(nèi)...

關(guān)鍵字: 微創(chuàng) 3D內(nèi)窺鏡 OV6946 FPGA

所以我創(chuàng)造了一個MIDI音序器,結(jié)合了短短語。我還想給它添加隨機元素。M5Stack CoreS3 SE的觸摸屏不是很大,所以我決定用一個有8個編碼器的單元來執(zhí)行各種操作。

關(guān)鍵字: MIDI音序器 M5Stack 編碼器

運用單片機和FPGA芯片作為主控制器件 , 單片機接收從PC機上傳過來的顯示內(nèi)容和顯示控制命令 , 通過命令解釋和數(shù)據(jù)轉(zhuǎn)換 , 生成LED顯示屏所需要的數(shù)據(jù)信號和同步的控制信號— 數(shù)據(jù)、時鐘、行同步和面同步 。FPGA芯...

關(guān)鍵字: 單片機 FPGA LED顯示屏

在異構(gòu)計算系統(tǒng)中,ARM與FPGA的協(xié)同工作已成為高性能計算的關(guān)鍵架構(gòu)。本文基于FSPI(Fast Serial Peripheral Interface)四線模式,在150MHz時鐘頻率下實現(xiàn)10.5MB/s的可靠數(shù)據(jù)...

關(guān)鍵字: ARM FPGA FSPI

綜合性IP產(chǎn)品系列可支持H.264的基本/主流/高性能配置和H.265的主流/主流10/主流靜態(tài)圖像配置,提供了跨越不同應(yīng)用的無縫集成和無與倫比的靈活性

關(guān)鍵字: 編碼器 解碼器
關(guān)閉