在各種通信設(shè)備中，實(shí)時(shí)的語音壓縮通常在ｄｓｐ上實(shí)現(xiàn)。單一的編碼算法，由于碼率和算法固定，系統(tǒng)的靈活性較差。越來越多的通信服務(wù)要求能實(shí)現(xiàn)多種、多路編碼算法，提供一定范圍內(nèi)的編碼速率和編碼算法的多種選擇，例如軟件無線電、ｉｐ電話、多媒體終端等。 ｇ．７２９ａ是ｉｔｕ制定的一種高質(zhì)量的中速率語音編碼標(biāo)準(zhǔn)，編碼速率為８ｋｂｐｓ,目前已在許多通信系統(tǒng)中得到了應(yīng)用。１６／３２ｋｂｐｓ的ｃｖｓｄ是一種抗信道誤碼非常好的語音編碼算法，在軍事通信、宇航通信中得到了廣泛的應(yīng)用。３２ｋｂｐｓ的ａｄｐｃｍ是一種算法較簡(jiǎn)單的波形編碼，具有很好的話音質(zhì)量和抗噪性能，在衛(wèi)星通信、數(shù)字話路倍增系統(tǒng)中得到了廣泛應(yīng)用。綜合了這三種算法的編碼系統(tǒng)，在８ｋｂｐｓ～３２ｋｂｐｓ碼率具有較高的靈活性。 由于語音壓縮的運(yùn)算量、存儲(chǔ)量和精度要求都不太高，在考慮價(jià)格因素的基礎(chǔ)上，定點(diǎn)ｄｓｐ足以勝任語音編解碼的要求。本文采用了ｔｉ公司的ｔｍｓ３２０ｖｃ５４０９定點(diǎn)ｄｓｐ實(shí)現(xiàn)了上述三種語音編解碼算法。算法ｄｓｐ的實(shí)現(xiàn)通過了有關(guān)測(cè)試。其中ｇ．７２９ａ和ａｄｐｃｍ采用ｉｔｕｔ有關(guān)建議提供的測(cè)試序列進(jìn)行了測(cè)試，ｃｖｓｄ按照我國(guó)有關(guān)標(biāo)準(zhǔn)進(jìn)行了測(cè)試。本文對(duì)以上三種語音編碼和ｔｍｓ３２０ｖｃ５４０９做簡(jiǎn)單介紹后，對(duì)算法的軟件和硬件實(shí)現(xiàn)進(jìn)行介紹，并給出算法所需運(yùn)算量以及所占用的硬件資源。 １ ｄｓｐ芯片和語音編碼算法?(１)ｔｍｓ３２０ｖｃ５４０９簡(jiǎn)介ｔｍｓ３２０ｖｃ５４０９tms320vc5409是ｔｉ公司生產(chǎn)的一種性價(jià)比較高的定點(diǎn)ｄｓｐ芯片，運(yùn)算速度為８０ｍｉｐｓ／１００ｍｉｐｓ。它擁有改進(jìn)的哈佛結(jié)構(gòu)、一個(gè)ｃｐｕ、片上存儲(chǔ)區(qū)(３２ｋｂ的ｒｏｍ和６４ｋｂ的ｄａｒａｍ）、片上外設(shè)以及專用的指令結(jié)構(gòu)。它具有以下主要優(yōu)點(diǎn)：１條程序總線和３條數(shù)據(jù)總線。配合存儲(chǔ)區(qū)的雙操作數(shù)讀取能力，可以支持單周期，三操作數(shù)指令，提高了程序的運(yùn)行效率和通用性； 先進(jìn)的針對(duì)應(yīng)用設(shè)計(jì)的ｃｐｕ硬件邏輯提高了芯片的性能； 高度專用的指令結(jié)構(gòu)提供了更快的算法實(shí)現(xiàn)和更方便的優(yōu)化； 片上外設(shè)包括３個(gè)ｍｃｂｓｐ(多通道緩沖串口）、一個(gè)６通道的ｄｍａ控制器、８ｂｉｔ ｈｐｉ口及鎖相環(huán)時(shí)鐘發(fā)生器； 模塊化結(jié)構(gòu)方便了快速的后續(xù)發(fā)展；? 先進(jìn)的ｉｃ處理技術(shù)實(shí)現(xiàn)了高性能和低功耗，５ｖ靜態(tài)ｃｍｏｓ技術(shù)進(jìn)一步降低了功耗。
(２)ｇ．７２９ａ算法ｇ．７２９是ｉｔｕ在８ｋｂｐｓ速率上的標(biāo)準(zhǔn)，采用"共軛結(jié)構(gòu)代數(shù)碼本激勵(lì)線性預(yù)測(cè)編碼方?quot;(ｃ－ａｓｃｅｌｐ）算法。這種算法綜合了波形編碼和參數(shù)編碼的優(yōu)點(diǎn)，以線性預(yù)測(cè)編碼技術(shù)為基礎(chǔ)，采用了矢量量化、分析合成和感覺加權(quán)等技術(shù)。ｇ．７２９ａ只在ｇ．７２９的基礎(chǔ)上減少了一些運(yùn)算量，保持了兼容性，質(zhì)量也基本沒有下降。? (３)３２ｋｂｐｓ ａｄｐｃｍ算法ｇ７２６是ｉｔｕ制定的自適應(yīng)差分脈沖編碼算法標(biāo)準(zhǔn)，有４種速率。在此項(xiàng)目中，使用３２ｋｂｐｓ的速率。ａｄｐｃｍ算法是一種波形編碼，它在ｐｃｍ編碼的基礎(chǔ)上引入了預(yù)測(cè)和差分的概念，僅對(duì)實(shí)際值與預(yù)測(cè)值之間的差值進(jìn)行編碼。在編碼過程中，用過去樣點(diǎn)的值對(duì)當(dāng)前樣點(diǎn)進(jìn)行預(yù)測(cè)，并自適應(yīng)地調(diào)整預(yù)測(cè)系數(shù)，使預(yù)測(cè)誤差很小，從而在降低碼率的同時(shí)，保持了很高的編碼質(zhì)量。?(４)ｃｖｓｄ(３２ｋｂｐｓ／１６ｋｂｐｓ）算法連續(xù)可變斜率增量調(diào)制，是一種１ｂｉｔ的差分波形編碼方式。自適應(yīng)的量階隨信號(hào)統(tǒng)計(jì)特性的變化而變化?在信號(hào)很大動(dòng)態(tài)范圍內(nèi)?可獲得最大信噪比。并且易于實(shí)現(xiàn)?電路結(jié)構(gòu)簡(jiǎn)單。主要技術(shù)：三連０／三連１檢測(cè)，即若檢測(cè)到碼流中有三連０或三連１，則表示信號(hào)在驟升或驟降，調(diào)整量階以適應(yīng)信號(hào)變化。２ 硬件系統(tǒng)(１)硬件板介紹在發(fā)端，模擬信號(hào)通過前端處理電路和ａ／ｄ采樣，轉(zhuǎn)換成８ｂｉｔ ａ－ｌａｗ ｐｃｍ信號(hào)。對(duì)數(shù)ｐｃｍ信號(hào)在ｔｍｓ３２０ｖｃ５４０９中轉(zhuǎn)成線性碼，并進(jìn)行壓縮編碼。輸出的ｇ．７２９ａ／ａｄｐｃｍ／ｃｖｓｄ碼流在信道上傳輸。接收端接收到的壓縮碼流在ｄｓｐ中被解碼成對(duì)數(shù)ｐｃｍ信號(hào)，再經(jīng)過ｄ／ａ變換和用戶電路，最終得到模擬話音。其中ｃｐｌｄ用來產(chǎn)生８ｋｈｚ的幀同步信號(hào)，使各硬件芯片之間協(xié)同工作。ａ／ｄ、ｄ／ａ部分采用單片ｍｃ１４５５７mc14557芯片。單路信號(hào)的硬件系統(tǒng)框圖如圖１所示。(２)算法的硬件選擇程序定義了兩個(gè)標(biāo)志變量ｆｌａｇ１、ｆｌａｇ２。利用ｖｃ５４０９提供的可屏蔽中斷ｉｎｔ０～ｉｎｔ３，在中斷