數(shù)字信號處理FPGA平面布置圖
通過打開file open|fun_text.rpt,或者雙擊rpt按鈕,就能夠在編譯器窗口(請參閱圖1)中看到設計結果。在utilities|find text|lcs下的device summary中可以看到所使用的lc和存儲器模塊的數(shù)量。在報告文件中可以看到元器件的輸出管腳和邏輯合成的結果(也就是邏輯方程)。核對包括偏移二進制碼格式的正弦表的存儲器初始化文件slne.mif,這一文件是使用本書所附光盤book2e/util目錄下的slne.exe程序生成的。選擇maxplusll|ploorplan editor就可以看到其物理實現(xiàn)。單擊reduce scale按鈕就可以生成圖1所示的屏幕。注意:累加器使用的是快速進位鏈,因而只有偶數(shù)列用于被改進的路由。
圖1 頻率合成器設計的平面布置圖 歡迎轉載,信息來自維庫電子市場網(wǎng)()