www.久久久久|狼友网站av天堂|精品国产无码a片|一级av色欲av|91在线播放视频|亚洲无码主播在线|国产精品草久在线|明星AV网站在线|污污内射久久一区|婷婷综合视频网站

當(dāng)前位置:首頁(yè) > 嵌入式 > 嵌入式硬件
[導(dǎo)讀]利用 Xilinx Platform Studio 工具套件,快速、便捷地生成 BSP,用于具有嵌入式PowerPC處理器的 Virtex FPGA。

利用 Xilinx Platform Studio 工具套件,快速、便捷地生成 BSP,用于具有嵌入式PowerPC處理器的 Virtex FPGA。

具有嵌入式處理器的平臺(tái)FPGA提供很大的靈活性、集成度和高性能。目前,在單個(gè)可編程邏輯器件中開發(fā)極其復(fù)雜且高度定制化的嵌入式系統(tǒng)已成為可能。隨著芯片性能的不斷增加,如何使設(shè)計(jì)方法始終高效、多產(chǎn),成為人們面臨的主要挑戰(zhàn)。嵌入式系統(tǒng)開發(fā)的關(guān)鍵活動(dòng)之一是板級(jí)支持包(BSP)。利用BSP,可以使嵌入式軟件應(yīng)用程序成功地初始化,并與連接到處理器的硬件資源進(jìn)行通信。典型的BSP組件包括引導(dǎo)代碼、器件驅(qū)動(dòng)程序代碼和初始化代碼。

創(chuàng)建BSP是一個(gè)冗長(zhǎng)而繁復(fù)的過程,并且每當(dāng)微處理器與處理器和相關(guān)的外設(shè)的組合有所變更時(shí)都得再次創(chuàng)建。對(duì)FPGA而言,短的設(shè)計(jì)周期加上平臺(tái)的靈活性,會(huì)使得管理BSP的任務(wù)更為艱巨(圖1)。這就迫使人們尋找更有效地管理BSP的方法。

設(shè)計(jì)流程和軟件BSP生成

賽靈思處理器的設(shè)計(jì)包含硬件平臺(tái)集結(jié)流程和嵌入式軟件開發(fā)流程。這些流程都通過XPS(Xilinx Platform Studio)工具加以管理,該工具屬于賽靈思嵌入式開發(fā)套件(EDK)的一部分。

設(shè)計(jì)通常始于在XPS中集結(jié)與配置處理器及與其相連接的器件。定義好硬件平臺(tái)后,就可以配置系統(tǒng)的軟件參數(shù)了。XPS的一個(gè)主要特點(diǎn)是,它可以根據(jù)你對(duì)處理器、外設(shè)和嵌入式操作系統(tǒng)的選擇和配置來定制BSP。系統(tǒng)通過硬件設(shè)計(jì)的迭代改變而發(fā)展,同時(shí)BSP隨著平臺(tái)而發(fā)展。

自動(dòng)生成的BSP可賦予嵌入式系統(tǒng)設(shè)計(jì)者以下能力:自動(dòng)創(chuàng)建與硬件設(shè)計(jì)完全匹配的BSP;使用預(yù)認(rèn)證的組件消除BSP設(shè)計(jì)錯(cuò)誤;立即啟動(dòng)應(yīng)用軟件開發(fā),提高設(shè)計(jì)者的效率。

創(chuàng)建用于VxWorks的BSP

XPS可生成用于賽靈思Virtex-II Pro和Virtex-4 FPGA中的PowerPC 405處理器及其外設(shè)的定制Tornado 2.0.x(VxWorks5.4)或Tornado 2.2.x(VxWorks5.5)BSP。生成的BSP包含系統(tǒng)必需的所有支持軟件,包括引導(dǎo)代碼、器件驅(qū)動(dòng)程序和VxWorks初始化。

在XPS定義完具有PowerPC 405處理器的硬件系統(tǒng)后,只需遵循以下三個(gè)步驟即可生成用于VxWorks的BSP:

1. 使用軟件設(shè)置對(duì)話框選擇要為系統(tǒng)使用的操作系統(tǒng)。XPS用戶可選擇VxWorks5.4或VxWorks5.5作為其目標(biāo)操作系統(tǒng)。

2. 選擇了操作系統(tǒng)后,可轉(zhuǎn)到資料庫(kù)/操作系統(tǒng)參數(shù)標(biāo)簽,根據(jù)定制硬件調(diào)整Tornado BSP。你可以選擇系統(tǒng)中的任意UART器件作為標(biāo)準(zhǔn)I/O器件(標(biāo)準(zhǔn)輸入和標(biāo)準(zhǔn)輸出)。這將使該器件被用作VxWorks控制器件。

你還可以選擇將哪些外設(shè)作為連接外設(shè),將哪些器件緊密集成到VxWorks操作系統(tǒng)。例如,賽靈思10/100以太網(wǎng)MAC可以集成到VxWorks增強(qiáng)型網(wǎng)絡(luò)驅(qū)動(dòng)程序(END)接口?;蛘卟槐貙⒁蕴W(wǎng)器件連接到END接口,而從VxWorks應(yīng)用程序直接訪問它。

3. 選擇“工具》生成庫(kù)”和BSP菜單選項(xiàng),生成Tornado BSP。生成的BSP與傳統(tǒng)的Tornado BSP相似,位于ppc405_0/bsp_ppc405_0下的“Platform Studio”目錄中(見圖2)。注意ppc405_0為硬件設(shè)計(jì)中PowerPC 405處理器的實(shí)例名。XPS用戶可指定其它實(shí)例名,此時(shí)BSP的子目錄名稱會(huì)匹配處理器實(shí)例名。

通過XPS生成的Tornado BSP具有一個(gè)“Makefile”文件,如果希望使用Diab編譯器而不是Gnu編譯器,可在命令行修改此文件。

Tornado BSP是完全獨(dú)立的,并可以轉(zhuǎn)移到其它目錄位置,如BSP的標(biāo)準(zhǔn)Tornado安裝目錄:target/config。

定制BSP

由XPS生成的用于VxWorks的BSP與大多數(shù)其它Tornado BSP相似,只是賽靈思器件驅(qū)動(dòng)程序代碼的位置有所不同。與Tornado相關(guān)的現(xiàn)成器件驅(qū)動(dòng)程序代碼通常位于Tornado分布目錄的 target/src/drv目錄中,而由XPS自動(dòng)生成的BSP的器件驅(qū)動(dòng)程序代碼位于BSP目錄本身中。

基于FPGA的嵌入系統(tǒng)之動(dòng)態(tài)特性是造成此微小差別的原因。因?yàn)榛贔PGA的嵌入系統(tǒng)可以用新的或更改后的IP重新編程,器件驅(qū)動(dòng)程序可以改變,因此就需要對(duì)器件驅(qū)動(dòng)程序源文件進(jìn)行更為動(dòng)態(tài)的放置。圖2為自動(dòng)生成的BSP目錄樹,賽靈思器件驅(qū)動(dòng)程序放置在BSP子目錄ppc405_0_drv_csp/xsrc中。

賽靈思器件驅(qū)動(dòng)程序在C盤中執(zhí)行并分布在數(shù)個(gè)源文件中,這點(diǎn)不同于傳統(tǒng)的、通常由單個(gè)C頭文件和執(zhí)行文件組成的VxWorks驅(qū)動(dòng)程序。此外,對(duì)于器件驅(qū)動(dòng)程序,既有獨(dú)立于操作系統(tǒng)的執(zhí)行,又有可選的依賴于操作系統(tǒng)的執(zhí)行。

驅(qū)動(dòng)程序的操作系??立部分應(yīng)同任何操作系統(tǒng)或處理器一起使用。它提供了一種應(yīng)用程序接口(API),能提取基礎(chǔ)硬件的功能。驅(qū)動(dòng)程序的操作系統(tǒng)附屬部分對(duì)驅(qū)動(dòng)程序進(jìn)行調(diào)整,使其得以在VxWorks之類的操作系統(tǒng)下使用,例如串行端口使用的Serial IO驅(qū)動(dòng)程序和以太網(wǎng)控制器使用的END驅(qū)動(dòng)程序。只有能被緊密集成到標(biāo)準(zhǔn)操作系統(tǒng)接口的驅(qū)動(dòng)程序才要求操作系統(tǒng)附屬驅(qū)動(dòng)程序。

賽靈思驅(qū)動(dòng)程序源文件加入VxWorks映像構(gòu)件的方式同其它BSP文件加入的方式相同。針對(duì)每個(gè)驅(qū)動(dòng)程序,在BSP目錄中都有一個(gè)名為 ppc405_0_drv_.c的文件。此文件包括針對(duì)給定器件的驅(qū)動(dòng)程序源文件(*.c),并自動(dòng)由BSP makefile編譯。

該過程與VxWorks sysLib.c針對(duì)風(fēng)河系統(tǒng)(Wind River)提供的驅(qū)動(dòng)程序納入源文件的過程相似。賽靈思驅(qū)動(dòng)程序文件不像其余驅(qū)動(dòng)程序一樣單純納入sysLib.c的原因,在于命名空間的沖突和可維護(hù)性問題。如果所有的賽靈思驅(qū)動(dòng)程序文件都是單個(gè)編譯單元的一部分,那么靜態(tài)功能和數(shù)據(jù)就不再處于保密狀態(tài)了。這會(huì)對(duì)器件驅(qū)動(dòng)程序產(chǎn)生限制,也會(huì)抵消其操作系??立性。

與Tornado IDE集成

自動(dòng)生成的BSP被集成到 Tornado IDE。BSP可從命令行使用“Tornado make”工具編譯,或從“Tornado Project”編譯。生成BSP后,只需在命令行鍵入“make VxWorks”來編譯可啟動(dòng)的RAM映像。這是假定此前已設(shè)置了Tornado環(huán)境(此設(shè)置可以在Windows操作平臺(tái)上在命令行使用 host/x86-win32/bin/torVars.bat來完成)。如果你使用的是“Tornado Project”器件,可以在新生成的BSP的基礎(chǔ)上創(chuàng)建一個(gè)項(xiàng)目,然后使用通過IDE提供的構(gòu)件環(huán)境編譯此BSP。

Tornado 2.2.x不僅支持Gnu編譯器,還支持Diab編譯器。XPS創(chuàng)建的Tornado BSP有一個(gè)“Makefile”,如果你想使用Diab編譯器而不是Gnu編譯器,則可以在命令行修改此“Makefile”。尋找稱為“工具”的生成變量,將值設(shè)置到Diab而不是Gnu。如果使用“Tornado Project”工具,項(xiàng)目最初創(chuàng)建時(shí)可選擇所需的編譯器。

文件“50ppc405_0.cdf”位于BSP目錄下,并在創(chuàng)建BSP的過程中加以更改。此文件將器件驅(qū)動(dòng)程序融入了Tornado IDE菜單系統(tǒng)。驅(qū)動(dòng)程序在“硬件》外圍器件”子文件夾處與BSP結(jié)合在一起。在其下面是單獨(dú)的器件驅(qū)動(dòng)程序文件夾。

“Tornado Project Facility”的“文件”標(biāo)簽也會(huì)顯示用來將賽靈思器件驅(qū)動(dòng)程序與Tornado構(gòu)建過程結(jié)合在一起的文件數(shù)量。這些文件由XPS自動(dòng)創(chuàng)建,你只需要知道其存在就行。

一些常用器件與操作系統(tǒng)緊密結(jié)合,而其它器件可通過直接使用器件驅(qū)動(dòng)程序從應(yīng)用程序??問。與 VxWorks緊密結(jié)合的器件驅(qū)動(dòng)程序包括:10/100以太網(wǎng)MAC;10/100以太網(wǎng)Lite MAC;1Gb以太網(wǎng)MAC;16550/16?50 UART;UART Lite;中斷控制器;System ACE技術(shù);PCIe。

所有其它器件及相關(guān)的器件驅(qū)動(dòng)程序并未緊密集成到VxWorks接口,而只是與其松散集成。對(duì)這些器件的訪問可通過從用戶應(yīng)用程序直接訪問相關(guān)器件驅(qū)動(dòng)程序來進(jìn)行。

本文小結(jié)

隨著基于嵌入式處理器的FPGA日益受人喜愛并得到廣泛應(yīng)用,能將硬件和軟件流程有效組織在一起的工具解決方案應(yīng)運(yùn)而生,對(duì)幫助設(shè)計(jì)者工作效率跟上芯片的進(jìn)展起到了關(guān)鍵作用。

賽靈思用戶一直非常認(rèn)可XPS及其與VxWorks 5.4和5.5的集成。賽靈思將對(duì)Wind River流程的開發(fā)予以不懈支持,此流程不久就會(huì)包括對(duì)VxWorks 6.0和Workbench IDE的支持。

本站聲明: 本文章由作者或相關(guān)機(jī)構(gòu)授權(quán)發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點(diǎn),本站亦不保證或承諾內(nèi)容真實(shí)性等。需要轉(zhuǎn)載請(qǐng)聯(lián)系該專欄作者,如若文章內(nèi)容侵犯您的權(quán)益,請(qǐng)及時(shí)聯(lián)系本站刪除。
換一批
延伸閱讀

2025年8月14日,致力于亞太地區(qū)市場(chǎng)的國(guó)際領(lǐng)先半導(dǎo)體元器件分銷商---大聯(lián)大控股宣布,其旗下詮鼎推出基于新突思(Synaptics)SL1680嵌入式處理器的AI疲勞駕駛檢測(cè)方案。

關(guān)鍵字: AI 嵌入式處理器 Type-C

在數(shù)字化浪潮席卷全球的今天,F(xiàn)PGA技術(shù)正成為驅(qū)動(dòng)創(chuàng)新的核心引擎。2025年8月21日,深圳將迎來一場(chǎng)聚焦FPGA技術(shù)與產(chǎn)業(yè)應(yīng)用的盛會(huì)——2025安路科技FPGA技術(shù)沙龍。本次沙龍以“定制未來 共建生態(tài)”為主題,匯聚行業(yè)...

關(guān)鍵字: FPGA 核心板 開發(fā)板

在現(xiàn)代電子系統(tǒng)中,現(xiàn)場(chǎng)可編程門陣列(FPGA)憑借其開發(fā)時(shí)間短、成本效益高以及靈活的現(xiàn)場(chǎng)重配置與升級(jí)等諸多優(yōu)點(diǎn),被廣泛應(yīng)用于各種產(chǎn)品領(lǐng)域。從通信設(shè)備到工業(yè)控制,從汽車電子到航空航天,F(xiàn)PGA 的身影無(wú)處不在。為了充分發(fā)揮...

關(guān)鍵字: 可編程門陣列 FPGA 數(shù)字電源

2025年8月4日 – 提供超豐富半導(dǎo)體和電子元器件?的業(yè)界知名新品引入 (NPI) 代理商貿(mào)澤電子 (Mouser Electronics) 即日起開售Altera?的Agilex? 3 FPGA C系列開發(fā)套件。此開...

關(guān)鍵字: FPGA 邊緣計(jì)算 嵌入式應(yīng)用

內(nèi)窺鏡泛指經(jīng)自然腔道或人工孔道進(jìn)入體內(nèi),并對(duì)體內(nèi)器官或結(jié)構(gòu)進(jìn)行直接觀察和對(duì)疾病進(jìn)行診斷的醫(yī)療設(shè)備,一般由光學(xué)鏡頭、冷光源、光導(dǎo)纖維、圖像傳感器以及機(jī)械裝置等構(gòu)成。文章介紹了一款基于兩片圖像傳感器和FPGA組成的微型3D內(nèi)...

關(guān)鍵字: 微創(chuàng) 3D內(nèi)窺鏡 OV6946 FPGA

運(yùn)用單片機(jī)和FPGA芯片作為主控制器件 , 單片機(jī)接收從PC機(jī)上傳過來的顯示內(nèi)容和顯示控制命令 , 通過命令解釋和數(shù)據(jù)轉(zhuǎn)換 , 生成LED顯示屏所需要的數(shù)據(jù)信號(hào)和同步的控制信號(hào)— 數(shù)據(jù)、時(shí)鐘、行同步和面同步 。FPGA芯...

關(guān)鍵字: 單片機(jī) FPGA LED顯示屏

在異構(gòu)計(jì)算系統(tǒng)中,ARM與FPGA的協(xié)同工作已成為高性能計(jì)算的關(guān)鍵架構(gòu)。本文基于FSPI(Fast Serial Peripheral Interface)四線模式,在150MHz時(shí)鐘頻率下實(shí)現(xiàn)10.5MB/s的可靠數(shù)據(jù)...

關(guān)鍵字: ARM FPGA FSPI

在全球FPGA市場(chǎng)被Xilinx(AMD)與Intel壟斷的格局下,國(guó)產(chǎn)FPGA廠商高云半導(dǎo)體通過構(gòu)建自主IP核生態(tài)與智能時(shí)序約束引擎,走出差異化高端化路徑。本文深入解析高云半導(dǎo)體FPGA工具鏈的兩大核心技術(shù)——全棧IP...

關(guān)鍵字: FPGA 高云半導(dǎo)體

2025年6月12日,由安路科技主辦的2025 FPGA技術(shù)沙龍?jiān)谀暇┱秸匍_,深圳市米爾電子有限公司(簡(jiǎn)稱:米爾電子)作為國(guó)產(chǎn)FPGA的代表企業(yè)出席此次活動(dòng)。米爾電子發(fā)表演講,并展出米爾基于安路飛龍派的核心板和解決方案...

關(guān)鍵字: FPGA 核心板 開發(fā)板

高 I/O、低功耗及先進(jìn)的安全功能,適用于成本敏感型邊緣應(yīng)用

關(guān)鍵字: FPGA I/O 機(jī)器視覺
關(guān)閉