0 引 言
    近年來，高速發(fā)展的語音信號處理技術已在音頻信息的處理、傳輸和存儲等方面得到廣泛應用。同時，隨著高性能數(shù)字信號處理器(Digital Signal Processor，DSP)的日益普及，利用DSP對語音信號處理進行算法研究和實時實現(xiàn)正成為新的熱點。在此設計并實現(xiàn)了一種語音采集系統(tǒng)。該系統(tǒng)為語音信號處理的算法研究和實時實現(xiàn)提供一個通用平臺。同時，與已有的聲卡等具有語音采集功能的設備相比，該系統(tǒng)具有結構簡單，效率高，便于攜帶等特點，因此也可以作為便攜式設備或手持終端的一部分進一步加以開發(fā)和應用。

1 芯片簡介
    OMAP5912采用獨特的雙核結構，內含1個實現(xiàn)控制功能的帶有TI增強型ARM926EJ—S(簡稱ARM9)內核的處理器和1個實現(xiàn)數(shù)據(jù)處理功能的高性能、低功耗TMS320C55x DSP(簡稱DSP)內核。ARM9處理器可用來實現(xiàn)各種通信協(xié)議、控制和人機接口；DSP具有多條數(shù)據(jù)地址總線，非常適合數(shù)據(jù)密集的多媒體處理，并具有極低的功耗。
    TLV320AIC23(簡稱AIC23)是TI推出的一款高性能的立體聲音頻Codec芯片，內置耳機輸出放大器，支持MIC和LINE IN兩種輸入方式(二選一)，且對輸入和輸出都具有可編程增益調節(jié)。AIC23的模數(shù)轉換(ADCs)和數(shù)模轉換(DACs)部件高度集成在芯片內部，采用了先進的Sigma—delta過采樣技術，可以在8～96 kHz的頻率范圍內提供16 b，20 b，24 b和32 b的采樣，ADC和DAC的輸出信噪比分別可以達到90 dB和100 dB。與此同時，AIC23還具有很低的能耗，回放模式下功率僅為23 mW，省電模式下更是小于15μW。

2 系統(tǒng)的硬件設計
2．1 系統(tǒng)的硬件結構
    語音采集系統(tǒng)主要包括兩個模塊：以AIC23為核心的語音采集模塊；以OMAP5912的DSP為核心的語音數(shù)據(jù)接收處理模塊。
    為使AIC23正常工作在需要的狀態(tài)下，必須通過I2C總線對其進行配置。AIC23采集的語音信號經過A／D轉換后，通過McBSPl傳送到接收寄存器DRR，然后經DMA通道傳送至接收緩沖區(qū)。存放在發(fā)送緩沖區(qū)的數(shù)據(jù)，通過DMA通道傳送到McBSPl的發(fā)送寄存器DXR，然后傳送至AIC23，經過D／A轉換后，由HEADPHONE輸出，如圖1所示。

2．2 系統(tǒng)的硬件接口設計
    利用OMAP5912的I2C總線和McBSPl完成對AIC23的控制和通信。I2C總線與AIC23的控制口相連，McBSPl與AIC23的數(shù)據(jù)口相連。AIC23設置為Master模式，向McBSPl提供時鐘和幀同步信號。McBSPl．DX作為AIC23的輸入通道，McBSPl．DR作為AIC23的輸出通道，如圖2所示。

3 系統(tǒng)的軟件設計
    系統(tǒng)的軟件分兩個方面來說明：主程序和中斷服務程序。
3．1 主程序[!--empirenews.page--]
    因為OMAP5912為雙核結構，且ARM9為主控制器，所以首先必須在ARM9側進行OMAP5912的初始化，讓DSP退出復位狀態(tài)，這里僅需調用TI提供的OSK5912 Board Support Library中的OSK5912_init()函數(shù)即可。然后在DSP側進行CPU、I2C總線、McBSPl、DMA的初始化，以及AIC23芯片的配置，如圖3所示。

 限于篇幅，在此僅說明通過I2C總線配置AIC23的過程。AIC23芯片是一個可編程的芯片，內部有11個16位寄存器決定芯片的工作狀態(tài)。圖2中的MODE引腳決定控制接口的工作模式：MODE=O為I2C模式，MODE=1為SPI模式。系統(tǒng)采用的是I2C模式，即由DSP通過I2C總線完成對AIC23的初始化。I2C總線作為ARM9和DSP的共享設備，其使用權由圖1中的寄存器I2C SSW MPU CONF和DSPI2C SSW CONF決定，在默認的情況下由ARM9使用。為了讓DSP能使用I2C總線，需對上述兩個寄存器做如下修改：MCBSP SSW MPU CONF=Ox00000000，DSP_I2C_SSW_CONF=0x0002。每個連接到I2C總線上的設備，都有1個惟一的地址，AIC23的地址由圖2中的CS#引腳決定，即CS=0地址為0011010；CS=1地址為0011011。I2C總線首先發(fā)送AIC23的地址，然后再把相應的AIC23內部映射寄存器的地址和配置參數(shù)合并為16位的控制字發(fā)送給AIC23。
3．2 中斷服務程序
    在DSP的RAM空間中定義一個接收緩存數(shù)組Rxbuffer[]和發(fā)送緩存數(shù)組Txbuffer[]，一個接收標志RxFlag和一個發(fā)送標志TxFlag。為了防止出現(xiàn)在執(zhí)行中斷服務程序的時候，接收的新數(shù)據(jù)將緩存區(qū)未取走的數(shù)據(jù)覆蓋，將緩存數(shù)組分為上下兩部分，CPU在處理其中一個部分的時候，DMA自動操作另一部分，如圖4(a)所示。

 該語音采集系統(tǒng)以中斷的方式工作，在工作的過程中，會產生兩個中斷：DMA接收中斷；DMA發(fā)送中斷。以DMA接收中斷為例來說明中斷服務程序。
    當產生DMA接收中斷時，首先判斷RxFlag的值，若為O，則取接收數(shù)組Rxbuffer下半部分的數(shù)據(jù)作進一步的處理，同時置RxFlag為1；若為1，則取接收數(shù)組Rxbuffer上半部分的數(shù)據(jù)作進一步的處理，同時置RxFlag為O，然后退出中斷服務程序，進入主程序，等待中斷的再次產生，如圖4(b)所示。

4 仿真驗證
    為了驗證設計的可行性，對該系統(tǒng)進行了仿真測試。仿真軟件為CCS(Code Composer Studio)2．21。系統(tǒng)由硬件仿真器TDS560USB通過JTAG仿真接口與計算機相連，用戶可以通過該接口向OMAP5912芯片加載程序并觀察芯片內部存儲器的數(shù)據(jù)，完成系統(tǒng)仿真及程序調試的任務。
    在ARM和DSP側分別加載程序編譯后生成的．out文件，然后運行。經配置后的AIC23從MIC IN輸入語音信號，并對其進行8 kHz，16 b的采樣。不考慮圖4(a)中的信號處理過程，將采集到的語音直接送回AIC23芯片，經D／A后，由HEADPHONE輸出，此時，聽到的正是輸入的語音信號。由此說明：該設計是確實可行的。

5 結 語
    根據(jù)TI公司的OMAP5912和CODEC芯片TLV320AIC23的特性，根據(jù)TI公司的設計并實現(xiàn)了一種基于OMAP5912的語音采集系統(tǒng)。在該系統(tǒng)中，DMA通道結合McBSP的使用，可以大大減少CPU的工作量，簡化軟件設計，有效地利用DSP的硬件資源，提高系統(tǒng)的執(zhí)行效率。實踐證明，該系統(tǒng)能夠滿足實時信號處理的要求，可以作為語音信號處理的算法研究和實時實現(xiàn)的一種通用平臺，也可以作為便攜式設備或手持終端的一部分進一步加以開發(fā)和應用。