本文討論利用帶嵌入式SERDES收發(fā)器和CPRI鏈路IP內(nèi)核的低成本FPGA，來(lái)實(shí)現(xiàn)電信系統(tǒng)低延遲變化設(shè)計(jì)的考慮因素。

　　無(wú)線(xiàn)電信設(shè)備制造商正受到以更小體積、更低功耗、更低制造成本來(lái)布署基站架構(gòu)的壓力。當(dāng)通過(guò)WiMax和LTE網(wǎng)絡(luò)開(kāi)展新業(yè)務(wù)的同服務(wù)時(shí)，他們還面臨提高覆蓋范圍、帶寬和可擴(kuò)展性的壓力。解決這些應(yīng)用挑戰(zhàn)的關(guān)鍵策略是從基站中分離出RF接收器和功率放大器，并緊靠它們各自的天線(xiàn)重新設(shè)計(jì)，從而使簡(jiǎn)化后的基站直接驅(qū)動(dòng)天線(xiàn)。本文討論利用帶嵌入式SERDES收發(fā)器和CPRI鏈路IP內(nèi)核的低成本FPGA，來(lái)實(shí)現(xiàn)電信系統(tǒng)低延遲變化設(shè)計(jì)的考慮因素。

　　實(shí)現(xiàn)這種系統(tǒng)的一個(gè)解決方法是利用通用公共無(wú)線(xiàn)接口(CPRI)，通過(guò)光纖傳送數(shù)字基帶數(shù)據(jù)到遠(yuǎn)程無(wú)線(xiàn)頭(RRH)。根據(jù)CPRI規(guī)范，基站用作無(wú)線(xiàn)設(shè)備控制器(REC)，而RRH用作無(wú)線(xiàn)設(shè)備(RE)。在此方案中，所有的RE在指定的時(shí)間必須同步和傳輸，這樣，待解決的器件和系統(tǒng)級(jí)關(guān)鍵問(wèn)題是如何使各種天線(xiàn)之間的傳輸時(shí)間變化最小。本文討論利用帶嵌入式SERDES收發(fā)器和CPRI鏈路IP內(nèi)核的低成本FPGA，來(lái)實(shí)現(xiàn)電信系統(tǒng)低延遲變化設(shè)計(jì)的考慮因素。

　　RRH的部署

　　從駐點(diǎn)(hotel)基站分離無(wú)線(xiàn)頻率(RF)收發(fā)器和功率放大器的優(yōu)點(diǎn)很多，如圖1所示。但最吸引人的優(yōu)勢(shì)體現(xiàn)在功耗、部署的靈活性、更小的固定面積，以及更低的CAPEX(固定投資)和OPEX(運(yùn)營(yíng)費(fèi)用)方面。

　　由于無(wú)線(xiàn)頭從主基帶模塊里分離出來(lái)，所以必須確保系統(tǒng)能校準(zhǔn)無(wú)線(xiàn)頭和hotel BTS之間的所有延時(shí)，以便能遵從傳輸時(shí)間規(guī)范(即最大可接受的周期內(nèi)對(duì)齊)。由于采用分集傳輸，公共數(shù)據(jù)經(jīng)由不同的RE傳送，這意味著發(fā)送對(duì)齊誤差在各種RE之間是可知且可控，以取保正確運(yùn)行。

　　通常，通過(guò)基于FPGA的CPRI鏈接的回路延遲取決于其發(fā)送路徑(包括串行器、物理編碼子層，橋接FIFO和FPGA結(jié)構(gòu))，和返回時(shí)的接收路徑(類(lèi)似于發(fā)送路徑，不過(guò)是反向的)。圖2給出了一個(gè)例子。此外，這個(gè)延時(shí)需要再加上傳輸媒質(zhì)(最常用的是光纖)導(dǎo)致的延時(shí)。

　　因?yàn)椴僮鲉T將延時(shí)信息用于系統(tǒng)校準(zhǔn)，比如為了使信號(hào)強(qiáng)度最大和改進(jìn)跟蹤需要確定不同系統(tǒng)的地理位置，這必須確保通過(guò)整個(gè)來(lái)回路徑的延時(shí)變化在系統(tǒng)正常工作期間以及各種上電方案和情況時(shí)隨工藝、電壓和溫度變化最小。因?yàn)閺拿總€(gè)RRH跳的變化是累加的，這個(gè)需求通過(guò)級(jí)聯(lián)RRH被放大，在延時(shí)變化規(guī)范方面導(dǎo)致甚至更小的容忍度。

　　CPRI規(guī)范對(duì)此特別關(guān)注，針對(duì)CPRI收發(fā)器的單向和來(lái)回行程延時(shí)，在3.5.3(R-19和R-20)條款做了清楚的說(shuō)明。對(duì)于3GPP和WiMAX，這個(gè)規(guī)范為一跳的延時(shí)精確性是±16.276ns(來(lái)回行程，不包括傳輸媒質(zhì))，每增加一跳，減少這個(gè)數(shù)目(即2跳是±16.276除2，或者±8.138ns等)。

　　針對(duì)低延遲變化的FPGA實(shí)現(xiàn)

　　圖2給出了傳統(tǒng)SERDES/PCS實(shí)現(xiàn)中的主要功能塊，黃色部分是導(dǎo)致延時(shí)變化的主要功能塊。

　　圖2：傳統(tǒng)的CPRI接收器實(shí)現(xiàn)方案。

　　導(dǎo)致延時(shí)變化的模塊有好幾個(gè)，包括模擬SERDES、數(shù)字PCS邏輯以及實(shí)際的軟IP。模擬SERDES有相對(duì)緊湊的時(shí)序，百萬(wàn)分之一秒的變化主要源于工藝、電壓和溫度的變化。因此對(duì)延時(shí)變化預(yù)算沒(méi)有很大的影響。

　　然而，字對(duì)齊和橋接FIFO是引起延時(shí)變化很大的兩個(gè)主要原因。如圖3所示，字對(duì)齊功能會(huì)導(dǎo)致多達(dá)9位周期的延時(shí)變化，這取決于10位周期內(nèi)字對(duì)齊指針的初始位置。如果10位的采樣窗口能很好地捕獲對(duì)齊字符(如圖3a所示)，那就沒(méi)有延時(shí)。如果采樣窗口沒(méi)有與字符對(duì)齊，則將導(dǎo)致多達(dá)9位周期的延時(shí)(如圖3b所示)。對(duì)于工作頻率為2.488Gbps(400ps周期)的CPRI鏈路，這意味最壞延遲變化為±1.8ns。

　　圖3：字對(duì)齊導(dǎo)致的延時(shí)變化。[!--empirenews.page--]

　　采用基于SERDES的FPGA混合結(jié)構(gòu)，還需要橋接FIFO來(lái)支持從高速PCS時(shí)鐘到FPGA時(shí)鐘域的轉(zhuǎn)換。通過(guò)設(shè)計(jì)，這個(gè)FIFO可導(dǎo)致多達(dá)2個(gè)并行時(shí)鐘周期的延時(shí)變化。在2.488Gbps的線(xiàn)速下，PCS并行時(shí)鐘以該速率的十分之一運(yùn)行，時(shí)鐘周期大約為4ns。因此，F(xiàn)IFO(Tx&Rx)的每個(gè)方向上都有±8ns的最大延遲變化，這導(dǎo)致一共±16ns的延遲變化。

　　使情況變得更糟糕的是設(shè)計(jì)者沒(méi)有預(yù)見(jiàn)到這些延時(shí)變化。因此不能在系統(tǒng)級(jí)估計(jì)和補(bǔ)償這些變化，在支持諸如分集傳輸和GPS服務(wù)時(shí)，這是主要的問(wèn)題。

　　圖4：橋接FIFO導(dǎo)致的延時(shí)變化。

　　針對(duì)基于FPGA的傳統(tǒng)嵌入式SERDES/PCS，表1總結(jié)了導(dǎo)致整個(gè)執(zhí)行時(shí)間發(fā)生的主要因素，并與CPRI規(guī)范進(jìn)行了比較。分析這些數(shù)目，可很清楚看到字對(duì)齊和橋接FIFO對(duì)大的延時(shí)變化起主要作用，導(dǎo)致超過(guò)規(guī)范的來(lái)回行程延時(shí)容忍度。

　　幸運(yùn)的是，通過(guò)對(duì)傳統(tǒng)的實(shí)現(xiàn)做一些小的修改就可以解決這個(gè)問(wèn)題。用戶(hù)可以繞過(guò)嵌入式數(shù)字PCS功能，在FPGA中實(shí)現(xiàn)這些邏輯。因?yàn)楝F(xiàn)在的邏輯運(yùn)行在單個(gè)FPGA時(shí)鐘域中，所以這個(gè)方法不再需要橋接FIFO，并且設(shè)計(jì)者可以訪(fǎng)問(wèn)導(dǎo)致延時(shí)的字對(duì)齊電路。在FPGA邏輯里可以通過(guò)訪(fǎng)問(wèn)寄存器的方式來(lái)獲得字對(duì)齊電路測(cè)量到的延遲信息，而從在系統(tǒng)級(jí)針對(duì)延時(shí)變化進(jìn)行補(bǔ)償。這些補(bǔ)償允許無(wú)線(xiàn)頭之間在指定的窗口內(nèi)進(jìn)行傳輸以支持前面提到的業(yè)務(wù)，諸如分集傳輸和GPS。圖5給出了低延遲設(shè)計(jì)的實(shí)現(xiàn)方案，關(guān)鍵元件都在FPGA邏輯中實(shí)現(xiàn)。

　　如果采用這個(gè)推薦的實(shí)現(xiàn)方案，則不再需要導(dǎo)致大的延時(shí)變化的單元，即省去了橋接FIFO。可訪(fǎng)問(wèn)字對(duì)齊電路的寄存器使用戶(hù)能計(jì)算并進(jìn)行系統(tǒng)級(jí)補(bǔ)償，以確保不同無(wú)線(xiàn)頭的傳輸都在規(guī)定的時(shí)序窗內(nèi)進(jìn)行。當(dāng)然，模擬SERDES和CPRI IP，或者設(shè)計(jì)本身仍然存在延時(shí)，但此時(shí)整個(gè)配置的精確度已得到大大改善，可以在多跳應(yīng)用中使用。該方案占用的器件資源很小，新的模塊只需幾百個(gè)LUT。表2列出了這個(gè)配置中新的延時(shí)變化。可以看到總的延時(shí)變化大大下降。對(duì)單跳來(lái)說(shuō)這很容易滿(mǎn)足來(lái)回行程延時(shí)規(guī)范，對(duì)支持多達(dá)4級(jí)的多跳應(yīng)用是足夠的低。

　　圖5：低延遲設(shè)計(jì)的實(shí)現(xiàn)方案，其中關(guān)鍵元件都在FPGA邏輯中實(shí)現(xiàn)。

　　使用FPGA的另外一些優(yōu)點(diǎn)

　　許多年來(lái)FPGA是無(wú)線(xiàn)工業(yè)獲得成功的一部分。從簡(jiǎn)單的粘合邏輯功能和基帶濾波器到更復(fù)雜的功能，例如在如今RRH設(shè)計(jì)中所需要的數(shù)字上變頻、數(shù)字下變頻、峰值因子衰減和數(shù)字預(yù)失真，充分利用了FPGA的靈活性和產(chǎn)品快速上市的優(yōu)點(diǎn)。嵌入式DSP塊、嵌入式存儲(chǔ)器和高速串行I/O(SERDES)的特性與無(wú)線(xiàn)設(shè)備供應(yīng)商的新需求需要完美地吻合。隨著可實(shí)現(xiàn)CPRI功能的低成本器件的引進(jìn)，例如LatticeECP2M FPGA系列，基站設(shè)計(jì)者有了有力的杠桿，在可編程平臺(tái)上集成了系統(tǒng)級(jí)的功能，還有除了技術(shù)功能以外的關(guān)鍵因素：低成本、低功耗和小的器件尺寸。

　　本文小結(jié)

　　遠(yuǎn)程基站拓?fù)浣Y(jié)構(gòu)在功耗、部署的靈活性、更小的固定面積，以及更低的CAPEX和OPEX方面系統(tǒng)供應(yīng)商提供了許多優(yōu)點(diǎn)。一個(gè)集成和靈活的低成本平臺(tái)能滿(mǎn)足新興且不斷變化的規(guī)范非常關(guān)鍵，低成本FPGA對(duì)滿(mǎn)足這些需要是理想的選擇。對(duì)基于FPGA的CPRI實(shí)現(xiàn)用于RRH拓?fù)浣Y(jié)構(gòu)有一些批評(píng)意見(jiàn)，主要是說(shuō)它們不能夠符合CPRI所要求的精確鏈接規(guī)范。本文說(shuō)明了事實(shí)并非如此，事實(shí)上，甚至可以輕松地支持多跳RRH拓?fù)浣Y(jié)構(gòu)。因此，可編程低功耗解決方案且非常誘人的價(jià)格是下一代BTS開(kāi)發(fā)是最好的方法。