在工程的世界里，決定往往源自于深層分析。簡單的決定可能需要幾天、幾周、甚至幾個月的縝密研究。不信問下你的工程師朋友，聽聽他(她)在決定買哪臺攝像機(jī)或筆記本電腦上花了多少時間，很可能他(她)花在研究產(chǎn)品規(guī)格、閱讀產(chǎn)品評價和在商店購買產(chǎn)品的時間要比你所有其他朋友全加起來還要多。令人吃驚的是，這種對細(xì)節(jié)的重視并不只出現(xiàn)在工程師工作本身，例如：新的簽核時序工具的質(zhì)量檢驗(yàn)故事。讓我們探討下這一現(xiàn)象的原因所在，描述工程師應(yīng)采用哪些步驟檢驗(yàn)新工具的質(zhì)量。

　　在理想世界里，設(shè)計師總是有時間有專業(yè)知識來運(yùn)行SPICE級關(guān)聯(lián)，但事實(shí)上是時間也不夠、專業(yè)知識也不足。產(chǎn)品開發(fā)周期總是很短，這讓設(shè)計師大部分的時間都要耗在產(chǎn)品開發(fā)上，而且從學(xué)校新鮮出爐的SPICE技經(jīng)過多年數(shù)字設(shè)計后已逐漸變質(zhì)。依賴于自身所熟悉的知識，設(shè)計師可使用其現(xiàn)有靜態(tài)時序分析工具(STA)作為新工具質(zhì)量檢驗(yàn)的參考。

　　經(jīng)過15年多的時間，時序簽核世界已被Synopsys的PrimeTime (PT)所主宰;不計其數(shù)的設(shè)計師通過使用這款工具成功完成了投片，同時通過這款工具所生產(chǎn)的可用芯片也無法估量。在某種意義上，PrimeTime已成為了作為時序黃金標(biāo)準(zhǔn)的SPICE的一個代表。在28及28納米以下工藝節(jié)點(diǎn)，這不是一個必需做出的安全合理的假設(shè)，許多的工程師正在尋找替代方案。

　　下一代STA工具對比PrimeTime的缺陷所在

　　遺憾的是，新時序簽核工具的評估流程并不完善。在多數(shù)情況下，工程師只對比較新工具與PT感興趣，很少關(guān)心它們的SPICE關(guān)聯(lián)。具體原因有以下幾點(diǎn)：

　　1. 工程師可能不具備進(jìn)行SPICE關(guān)聯(lián)的專業(yè)知識;

　　2. 工程師的確沒時間進(jìn)行SPICE級關(guān)聯(lián);

　　3. 設(shè)計通過使用PT成功完成投片已有多年時間，因此相比PT，新工具想要“足夠好”需具備很高的舒適度。

　　沒有SPICE關(guān)聯(lián)，工程師更是無從得知其設(shè)計在芯片中運(yùn)作情況。他們只能假設(shè)，芯片可用就意味著其STA工具是精確的，但事實(shí)上是有幾個因素可掩蓋住精度差的情況的同時仍生成可用芯片。動態(tài)電壓降容限、同步開關(guān)輸出噪音(SSO)、溫度/電壓和工藝的片上變異(OCV)及用于提取角點(diǎn)的悲觀主義傾向均可形成一個大型的安全網(wǎng)絡(luò)，完全掩蓋了工具的不精確性。如芯片是在工藝窗口中間制造的話，那么這點(diǎn)就尤為明顯。確保SPICE關(guān)聯(lián)可實(shí)現(xiàn)更小的容限、更少的過度設(shè)計以及更好的功耗。

　　與其它時序器關(guān)聯(lián)勢必造成許多問題，使得需求難以得到滿足。最明顯的障礙就是中性黃金參考的缺乏以及PT所呈現(xiàn)的基線參考的不斷變化。近年來，“精度”一直讓步于“運(yùn)行時間”，到最后還是以增加保守性為代價的前提下做出犧牲以改善運(yùn)行時間。但即便今天的事實(shí)標(biāo)準(zhǔn)不會一個季度一變，但時序關(guān)聯(lián)仍將是項(xiàng)非常困難的任務(wù)。由于目前的多數(shù)時序器都是以漸近波形評估(AWE)為基礎(chǔ)，因此他們?nèi)季哂凶陨磉M(jìn)行串?dāng)_延時建模的秘密武器(secret sauce)。這也使得在黃金參考為其秘密武器護(hù)航時也會有問題存在。此外，為了更精確的關(guān)聯(lián)，設(shè)計師必須以完全相同的方式運(yùn)行這些工具。這些關(guān)聯(lián)變量可分為兩種類型：

　　控制設(shè)置

　　控制設(shè)置數(shù)量多、變化大，包括串?dāng)_延時計算的干擾源過濾。在這一領(lǐng)域，必須同等設(shè)置的變量有好幾個，其中包括耦和電容干擾源比率、Vdd焊塊高度百分比和干擾源窗口過濾。此外，關(guān)鍵網(wǎng)絡(luò)重選標(biāo)準(zhǔn)是適當(dāng)比較一個時序器與另一個時序器的關(guān)鍵。眾所周知，所有時序器均是在首次時序窗口融合迭代就具有“生就的保守性”。這會導(dǎo)致無時序問題的路徑的匹配難度的提高，因?yàn)樗鼈兊挠嬎悴捎玫氖潜Ｊ氐膯l(fā)式方式。稍微的不精確性不會導(dǎo)致路徑失效，但將會給運(yùn)行時間帶來顯著影響。

　　串?dāng)_建模

　　即便每款工具都采用了其最精確的算法，基于干擾源感應(yīng)噪音沖擊的計算原理，工具本身仍具有無關(guān)聯(lián)性。當(dāng)受干擾對象網(wǎng)絡(luò)在單次傳輸中不止一次交叉開關(guān)閾值時管理延時計算就是會引入錯誤的另一個例子。重點(diǎn)在于：除非所有EDA供應(yīng)商都集中在一起，同意采用串?dāng)_建模算法作為標(biāo)準(zhǔn)算法，否則這些工具將永不可能完全關(guān)聯(lián)在一起。(使用SPICE作為黃金參考?也許。哦，等等，那要做的工作就太多了!)

　　Tekton作為微捷碼的下一代靜態(tài)時序分析工具，較PrimeTime和Cadence ETS提供了壓倒性性能優(yōu)勢，同時還致力于與類似SPICE的傳統(tǒng)參考工具的關(guān)聯(lián)。PrimeTime固有的SPICE關(guān)聯(lián)的不確定性以及最多快上5倍的Tekton運(yùn)行時間已大大降低了“什么是PrimeTime的可接受關(guān)聯(lián)”這一門檻，只要你能解釋清楚異常值。

　　簽核質(zhì)量檢驗(yàn)

　　工程師要做些什么來檢驗(yàn)一款新工具的質(zhì)量呢，比如Tekton的“簽核”精確性?歷史和經(jīng)驗(yàn)告訴我們，STA工具間關(guān)聯(lián)將不會比2-3%的路徑延時更好。為什么呢?因?yàn)榇蠖鄶?shù)，如非全部的話，供應(yīng)商都會聲明其工具精度是2-3%的SPICE。SPICE有準(zhǔn)備以某些形式提供給每家供應(yīng)商使用，供應(yīng)商可對其工具進(jìn)行微調(diào)以配合SPICE要求。如果2-3%的SPICE是在理想狀態(tài)下可獲得的最佳值，那么當(dāng)沒有共享部分時一家供應(yīng)商的工具與與另一家供應(yīng)商相比可更好上多少呢?好不了太多。據(jù)統(tǒng)計，如果你有看到平均和標(biāo)準(zhǔn)偏差值，那么關(guān)聯(lián)情況將會更好很多。這是因?yàn)槌鼋y(tǒng)計范圍的異常值的分析工作可以通過使用SPICE級分析技術(shù)來完成。在這些情況下可以證明的是：在許多場合，甚至PrimeTime都一直是錯誤的。

　　簽核質(zhì)量檢驗(yàn)隨后會變得更符合單一系列關(guān)聯(lián)標(biāo)準(zhǔn)。第一步，達(dá)成一個合理的統(tǒng)計關(guān)聯(lián)目標(biāo);所謂一個合理目標(biāo)是指，它將在目前簽核工具聲明的(SPICE相關(guān)的)同樣錯誤范圍之內(nèi)。出于上述已討論過的原因，這可比設(shè)置絕對精度目標(biāo)更可取得多。例如：當(dāng)目前工具精確性僅在75ps的SPICE以內(nèi)時，試圖獲得50ps的現(xiàn)有簽核工具時序關(guān)聯(lián)性就顯得徒勞無功。第二步，查看SPICE相關(guān)的異常值。EDA供應(yīng)商需讓設(shè)計工程師更容易做到這點(diǎn)。伴隨有路徑上串?dāng)_的SPICE關(guān)聯(lián)至少是項(xiàng)瑣碎煩人的工作。一旦達(dá)成這兩個步驟，那么多數(shù)工程師將會有信心在生產(chǎn)中使用新工具進(jìn)行時序流程中除了最終時序運(yùn)行以外的每個部分。以新技術(shù)測試芯片的首選是采用單一簽核工具，因?yàn)橥ㄟ^在企業(yè)內(nèi)運(yùn)行芯片并控制電壓和溫度可以減輕風(fēng)險性。芯片成功是最終簽核質(zhì)量檢驗(yàn)和采用的最后一個步驟。

　　作為業(yè)界最新一代的STA工具，Tekton將在目前領(lǐng)先的集成器件制造商(IDM)、無晶圓半導(dǎo)體公司和代工廠中吸引新的合約。擁有這個傾向于與基于SPICE的參考標(biāo)準(zhǔn)進(jìn)行比較的新合約，這些公司將有信心能夠充分采用和利用Tekton的卓越技術(shù)，包括高性能多線程、并發(fā)多模多角分析以及大量其它功能。