在嵌入式系統(tǒng)中，NOR閃存一直以來仍然是較受青睞的非易失性內存，NOR器件的低延時特性可以接受代碼執(zhí)行和數據存儲在一個單一的產品。雖然NAND記憶體已成為許多高密度應用的首選解決方案，但NOR仍然是低密度解決方案的首選之一。

未來閃存產品具有快速發(fā)展的趨勢，可以發(fā)現(xiàn)，閃存產品從低密度、低性能、低功能的發(fā)展特點轉變?yōu)楦呙芏?、高性能、高功能的發(fā)展特點。Spansion的NOR閃存廣泛運用于汽車電子、醫(yī)療設備、通訊設備、機頂盒等。

SPI Flash特性

SPI串行結構的EEPROM最早出現(xiàn)于20世紀80年代中期，由摩托羅拉在其MC68HC系列中首先引入，MicroWire是由國半制定的總線標準，它和SPI非常相似，只是MicroWire的時鐘極性CPOL和時鐘相位CPHA是固定的，均為0。I2C也是出現(xiàn)在80年代，由Philips制定，它通過一條數據線和一條時鐘線實現(xiàn)半雙工通信，I2C總線接口實現(xiàn)了最簡單的總線接口方式。三種標準如圖1所示。

SPI和MicroWire很相近，速度非?？?，且在設計中無需上拉電阻，可以支持全雙工通信操作，抗干擾能力強，缺點是需要占用較多的數據總線，且需要為設備分配單獨的片選信號，沒有接收數據的硬板機制。對I2C總線來說，它占用的總線較少，可以多個設備共同用一根總線，支持接收數據的硬板機制，缺點是速度較低，為3.4MHz以下，只支持半雙工的操作，設計時需要上拉電阻，且對噪聲的干擾相對敏感。

圖1 三種總線標準

SPI的接口從傳統(tǒng)的單進單出已經提升到雙進雙出或者四進四出。如圖2所示，通過單向輸入SI，輸出SO變?yōu)殡p向的傳輸，同時將WP引腳和HOLD引腳復用為雙向的IO口來實現(xiàn)多IO口的接口通信，其協(xié)議及基本的讀寫操作和原始EEPROM兼容，同時硬件上實現(xiàn)簡單的完全兼容。

相對于傳統(tǒng)的并行NOR Flash而言，SPI NOR Flash只需要6個引腳就能夠實現(xiàn)單I/O，雙I/O和4個I/O口的接口通信，而并行的NOR Flash則至少需要40個引腳。人們普遍使用的是標準NOR Flash異步讀模式，而ADM及地址數據信號復用，這種并行NOR Flash引腳數相對較少，通過實現(xiàn)突發(fā)讀模式，其數據輸出最快可超過120MB/s，SPI具有較少的引腳，同時，通過采用DDR的方式讀操作，在80MHz的時鐘下，其數據輸出可以達到80MB/s，甚至超過并行NOR Flash的異步讀速度。

圖2 SPI的接口轉變

在過去的幾年中，隨著直接CPU 內存映射功能的支持， SPI的讀操作取得了極大的進步，而傳統(tǒng)的SPI外設控制器仍然在用于傳統(tǒng)的SPI的讀或別的操作，相比之下，通過CPU的直接讀取操作，速度比通過SPI控制器來的更快，延遲低。

SPI雙通道控制器示意圖如圖3所示，雙通道可以使SPI的數據輸出增加一倍，硬件上將片選和時鐘共用的話，只需要10個引腳就能實現(xiàn)SPI Flash所有功能。可以考慮，實現(xiàn)一片SPI Flash 8bits數據的傳輸，從而提升SPI Flash的數據輸出能力。

圖3 SPI雙通道控制器

關于SPI時序對讀速度的影響，如圖4所示。tV是指時鐘的下降沿到有效數據輸出所需要的時間，一般最大為8ns。tHO是數據輸出后到下一個時鐘下降沿可持續(xù)的時間，一般最小值0ns。這兩個參數和時鐘頻率一起決定了SPI Flash的最大數據輸出速度。事實上，tHO在實際應用中并不能像時鐘周期一樣可以無限壓縮，而往往都會大于0ns。

早期的4個I/O口輸出協(xié)議需要對地址和數據分別串行傳送。如，8個命令周期加上24個地址周期至少需要32個時鐘周期完成一個讀操作命令周期，如果Flash的尋址超過128Mbits，僅地址周期就需要32個時鐘周期，非常耗時。[!--empirenews.page--]

圖4 SPI時序對讀速度的影響

新的4個I/O口輸出模式，其地址可以通過4個I/O口同時傳送，如，24位地址信號僅需要6個時鐘周期就可以完成，加上8個命令周期共需要14個周期完成命令，其速度比早期的4個I/O口的傳輸要快很多。

模式bit的應用用于通知SPI Flash下一個命令和前一個命令是同樣的命令。使我們在需要重復進行讀操作的時候，可以減少命令周期帶來的總線開銷，從而進一步提高SPI Flash的讀取性能。

DDR的4 I/O口讀模式由一個8bits的命令開始，而輸入地址和輸出的數據按照DDR的模式進行，這種模式需要協(xié)議的開銷，需要8個命令時鐘周期，加上3個地址時鐘周期，一共11個時鐘周期可以完成一個讀命令操作。

通過模式bit消除可以節(jié)省重復輸入相同命令時的時鐘周期，完成一個DDR口的讀操作僅需要3個時鐘周期。

數據總線上的數據會由于時鐘頻率太高而出現(xiàn)歪斜或失真，導致數據的讀錯誤，而DLP（data learning pattern）的功能在DDR多I/O口協(xié)議中的使用可以使Flash在時鐘頻率高時同樣穩(wěn)定地工作。DLP的功能是通過利用真實數據輸出前的假數據周期，它不會影響整個命令的時鐘周期，DLP的數據采用可以使主機端明確什么時候可以采用到正確的目標數據，從而提高系統(tǒng)在高頻率SPI數據在讀操作時的可靠性及穩(wěn)定性。

4 I/O口的DDR讀模式增加了DLP和模式bit消除模式后，只需要3個時鐘周期的協(xié)議開銷，目前的器件在80MHz頻率下，數據輸出可以達到80MB/s。

從設計的角度來說，如圖5所示。芯片內部的引腳連接點的放置同樣會影響到SPI Flash的數據輸出速度，時鐘和I/O口信號的緊湊設計會減少芯片的數據失真，從而提高SPI Flash芯片的工作速度。

圖5 芯片內部的引腳連接點設計

SPI Flash未來發(fā)展

未來SPI Flash的發(fā)展需要一種簡單、高效和高速接口。隨著傳統(tǒng)的應用越來越多地轉向SPI Flash的存儲接口，人們希望傳統(tǒng)的一些并行NOR Flash的功能也能出現(xiàn)在SPI Flash中，比如Reset復位功能、寬電壓功能，及以扇區(qū)為單位的寫保護等功能。同時隨著DDR接口被越來越多廣泛地運用，低電壓總線操作的支持等，數據SPI Flash將會提供更高的讀性能。

低成本存儲器解決方案

Spansion的FL-S是65nm工藝的產品，它具有增強的性能和豐富的功能。從產品性能上說，擦除速度快5倍以上，寫速度快3倍以上，同時，最快速讀功能快20%以上。從產品功能上說，容量覆蓋了主流的128 Mbits~1Gbits，其封裝是工業(yè)標準封裝，并能實現(xiàn)老產品到下一代新產品的兼容。產品在安全性方面也有很大的提高，除了支持OTP以外，部分型號支持讀保護功能。

目前，人們普遍使用的并行NOR Flash，如圖6所示，通過異步讀取的方式操作Flash，理想的時序設計基本上輸出速度是達到61MB/s。而Spansion的SPI Flash頁讀取模式可以達到98MB/s，和傳統(tǒng)的異步讀模式不同，第一個讀取周期地址時序和異步讀相同，但后續(xù)的讀取速度可以遞增25ns，從而大大提高Flash的讀取速度?？偟膩碚f，DDR的讀取模式可以在極少的引腳基礎上可以實現(xiàn)超過傳統(tǒng)的讀取速度，未來會被越來越多地被采用。

圖6 Page-mode NOR讀取速度優(yōu)勢

Spansion的FL-S性能較高，對于SPI Flash來說，成本的節(jié)省來源于三個主要方面，第一，主芯片成本降低，從傳統(tǒng)的40個引腳或以上并行NOR Flash的支持到僅需要6個引腳的SPI Flash支持，成本會大大降低，但是如果主芯片各種芯片接口都支持的話，成本也不會明顯降低。第二，SPI Flash自身的封裝生產成本降低，同時從生產的成本來說，SPI由于引腳的減少會降低成本，測試成本也會降低。第三，F(xiàn)lash的速度提升對于客戶體驗會有很大的改善，會給最終客戶端產品帶來競爭力，如開機時間、運行速度等等。