Achronix Semiconductor公司(Achronix Semiconductor CorporaTIon)今日宣布：推出可集成至客戶系統(tǒng)級芯片(SoC)中的Speedcore™ 嵌入式FPGA(embedded FPGA ，eFPGA)知識產(chǎn)權(quán)(IP)產(chǎn)品，并即刻開始向客戶供貨。Speedcore是專為計(jì)算和網(wǎng)絡(luò)加速應(yīng)用而設(shè)計(jì)，它和Achronix的 Speedster22i FPGA基于相同的高性能架構(gòu)，而后者已于2013年開始量產(chǎn)出貨。Speedcore eFPGA產(chǎn)品使用Achronix成熟的、經(jīng)過驗(yàn)證的ACE軟件設(shè)計(jì)工具。

利用Speedcore IP產(chǎn)品，客戶可以針對其應(yīng)用來定制最佳的芯片面積、功耗和資源配置?？蛻艨梢远x查找表(LUT)、嵌入式存儲器以及DSP的數(shù)量。此外，客戶可以定義 Speedcore的寬高比、輸入輸出(IO)端口的連接，還可以在功耗和性能之間進(jìn)行權(quán)衡。Achronix提供了Speedcore IP產(chǎn)品的GDS II文件，客戶可直接將其集成至自己的SoC中;Achronix還提供了其ACE設(shè)計(jì)工具的一個(gè)定制化的全功能版本，客戶可用來對Speedcore eFPGA的功能進(jìn)行設(shè)計(jì)、驗(yàn)證和編程。

“多年以來，不同的公司都一直在談?wù)揺FPGA產(chǎn)品，但Achronix的Speedcore是首款向客戶出貨的eFPGA IP產(chǎn)品，它是游戲規(guī)則的改變者，”Achronix Semiconductor董事長兼首席執(zhí)行官Robert Blake表示。“Achronix曾是第一家提供帶有嵌入式系統(tǒng)級別IP的高密度FPGA的供應(yīng)商。我們正在使用相同的、經(jīng)過驗(yàn)證的技術(shù)向客戶提供我們的eFPGA產(chǎn)品，這些客戶都希望將ASIC設(shè)計(jì)的各種高效能和eFPGA可編程硬件加速器的靈活性結(jié)合在同一款芯片中。”

“FPGA作為IP集成到SOC芯片中會(huì)有很多內(nèi)在的優(yōu)勢，長期以來，設(shè)計(jì)人員一直在尋找嵌入式FPGA用于眾多不同的高性能應(yīng)用，”市場研究公司 Semico的ASIC與SoC首席分析師Richard Wawrzyniak表示。“Achronix現(xiàn)在已向開發(fā)高性能計(jì)算產(chǎn)品的客戶提供eFPGA IP產(chǎn)品，為其實(shí)現(xiàn)從處理器卸載那些高密度計(jì)算任務(wù)到FPGA IP中，從而帶來顯著的性能提升。面對龐大且不斷增長的高性能計(jì)算應(yīng)用市場，eFPGA產(chǎn)品對于Achronix公司是一個(gè)令人激動(dòng)的機(jī)會(huì)，也是半導(dǎo)體行業(yè)的巨大利好。”

Speedcore是最佳的硬件加速器

數(shù)據(jù)中心和企業(yè)中的計(jì)算與通信基礎(chǔ)設(shè)施在指數(shù)級數(shù)據(jù)增長速率、不斷變化的安全和軟件虛擬化要求面前，很難再保持同步。傳統(tǒng)的多核CPU和SoC需要可編程硬件加速器來預(yù)處理和卸載數(shù)據(jù)，從而提升其計(jì)算性能。FPGA是最佳的硬件加速器解決方案，因?yàn)殡S著算法的不斷變化，加速器需要不斷用新的功能來實(shí)現(xiàn)更新。對于低至中容量應(yīng)用，獨(dú)立的FPGA芯片是一種方便且實(shí)際的解決方案;然而，對于高容量應(yīng)用，Speedcore是最佳解決方案，其可以提供的顯著優(yōu)勢包括：

· 更低的功耗：

o Speedcore以內(nèi)部連線方式直接連接至SoC，從而省去了在外置獨(dú)立FPGA中可見的大型可編程輸入輸出緩沖(IO buffer)。可編程輸入輸出電路的功耗占據(jù)了獨(dú)立FPGA總功耗的一半。

o Speedcore的芯片面積可以根據(jù)客戶最終應(yīng)用的需求而定制。

o 為了更低的功耗，客戶可以調(diào)整工藝技術(shù)來實(shí)現(xiàn)性能的平衡。

· 更高的接口性能：

o 相比獨(dú)立的FPGA芯片接口，Speedcore IP 的接口延遲更低、性能更高。Speedcore通過一個(gè)超寬的并行接口連接至ASIC，而獨(dú)立的FPGA通常通過一個(gè)高延遲的串行器/解串器(SerDes)架構(gòu)進(jìn)行連接。

· 更低的系統(tǒng)成本：

o 因?yàn)槭∪チ丝删幊梯斎胼敵鼍彌_(IO buffer)架構(gòu)，Speedcore的芯片面積比獨(dú)立的FPGA小得多。

o 由于FPGA擁有較高的引腳數(shù)，為了支持這些引腳的扇出，PCB需要較多的層數(shù)，采用Speedcore IP可以避免這個(gè)問題。另外，Speedcore省去了對獨(dú)立FPGA周邊所有支持性元器件的需求，這些元器件包括電源調(diào)節(jié)器、時(shí)鐘發(fā)生器、電平位移器、無源元件和FPGA冷卻器件。

· 更高的系統(tǒng)可靠性和良品率：

o 將FPGA的功能集成至一片ASIC中，可消除在印制電路板上放置一顆獨(dú)立的FPGA所造成的可靠性和良率損失。

工藝技術(shù)

Speedcore以模塊化方式構(gòu)建，以便為客戶在定義其資源需求時(shí)提供靈活性上的支持，同時(shí)也支持Achronix針對此需求快速配置 Speedcore IP 產(chǎn)品以實(shí)現(xiàn)交付。此外，模塊化架構(gòu)也支持Achronix方便地將這項(xiàng)技術(shù)移植到不同的工藝技術(shù)和金屬疊層上。現(xiàn)在已經(jīng)可以提供基于臺積電(TSMC)的 16納米FinFET Plus(16FF+)工藝的Speedcore IP產(chǎn)品，并且正在開發(fā)基于臺積電的7納米工藝的IP。

輕松評估Speedcore

Achronix的ACE設(shè)計(jì)工具包括一個(gè)Speedcore的實(shí)例，客戶可以立即用它來編譯其設(shè)計(jì)，以在性能、資源使用和編譯時(shí)間等方面評估 Speedcore IP。此外，Achronix擁有關(guān)于Speedcore功能和ASIC集成流程方面的完整文檔。希望了解Speedcore芯片面積和功耗等信息的客戶可以聯(lián)系A(chǔ)chronix，以獲取其特定Speedcore尺寸及工藝的詳細(xì)資料。