21ic訊 Altera公司今天宣布，微軟采用Altera Arria® 10 FPGA (現(xiàn)場可編程門陣列)實現(xiàn)基于CNN (卷積神經(jīng)網(wǎng)絡(luò))算法的數(shù)據(jù)中心加速功能，其每瓦性能非常優(yōu)異。這些算法通常用于圖像分類、圖像識別，以及自然語言處理等。

微軟研究人員在云技術(shù)上不斷取得進(jìn)展，采用Arria 10開發(fā)套件和Arria 10 FPGA工程樣片，展示了每瓦40 GFLOPS的性能——數(shù)據(jù)中心業(yè)界最好的性能水平。而且，與GPGPU相比，在CNN平臺上，這一FPGA的性能功耗比是CNN的3倍。之所以能夠達(dá)到這一性能水平，是由于采用了開放軟件開發(fā)語言O(shè)penCL，以及VHDL對Arria 10 FPGA及其IEEE754硬核浮點(diǎn)DSP (數(shù)字信號處理)模塊進(jìn)行編程。

微軟研究院客戶和云應(yīng)用總監(jiān)Doug Burger評論說：“我們看到，采用了Arria 10工程樣片后，CNN性能和功效大幅度提升，硅片中DSP模塊的高精度硬核浮點(diǎn)功能是我們?nèi)〉昧钊俗⒛康难芯砍晒闹饕颉?rdquo;在微軟的一篇博客文章中，http://bit.ly/1MMMzvG，Burger介紹了數(shù)據(jù)中心在基礎(chǔ)設(shè)施上遇到的難題，以及微軟是怎樣通過采用可編程FPGA替代傳統(tǒng)CPU來解決這些難題的。

Altera計算和存儲業(yè)務(wù)部總監(jiān)Michael Strickland說：“FPGA在神經(jīng)算法上有體系結(jié)構(gòu)方面的優(yōu)勢，能夠非常高效的進(jìn)行卷積和匯集，其靈活的數(shù)據(jù)通路支持大量的OpenCL內(nèi)核直接互相傳送數(shù)據(jù)，而不需要使用外部存儲器。Arria 10在體系結(jié)構(gòu)上還有更多的優(yōu)勢，乘法和加法都支持硬核浮點(diǎn)——這種硬核浮點(diǎn)功能在邏輯數(shù)量和時鐘速度上要優(yōu)于傳統(tǒng)的FPGA產(chǎn)品。”

Altera曾宣布微軟使用其Stratix V FPGA在創(chuàng)新的Catapult電路板上加速進(jìn)行搜索，這類電路板于去年年底部署在第一個必應(yīng)數(shù)據(jù)中心的服務(wù)器中。

相關(guān)評論

具有硬核浮點(diǎn)DSP功能的Altera 20 nm FPGA展示了業(yè)界最好的性能和功效水平

很多公司使用具有內(nèi)置硬核浮點(diǎn)DSP功能的Altera Arria® 10 FPGA產(chǎn)品獲得了令人矚目的每瓦性能。Altera與客戶和合作伙伴在解決方案上密切協(xié)作，實現(xiàn)高性能計算(HPC)、數(shù)據(jù)中心加速，以及金融系統(tǒng)。

微軟——Doug Burger，客戶和云應(yīng)用總監(jiān)

微軟研究院客戶和云應(yīng)用總監(jiān)Doug Burger評論說：“我們看到，采用了Arria 10工程樣片后，CNN性能和功效大幅度提升，硅片中DSP模塊的高精度硬核浮點(diǎn)功能是我們?nèi)〉昧钊俗⒛康难芯砍晒闹饕颉?rdquo;微軟的一篇博客文章，http://bit.ly/1MMMzvG

Bittware——Jeff Milrod，總裁兼CEO，Bittware

Bittware總裁兼CEO Jeff Milrod評論說：“Altera的Arria 10真正的改變了游戲規(guī)則。利用這些器件中的自然浮點(diǎn)引擎，系統(tǒng)設(shè)計人員能夠非常方便、高效的使用FPGA中大量的浮點(diǎn)資源。傳統(tǒng)的信號處理應(yīng)用現(xiàn)在可以直接連接Arria 10模擬信號，以浮點(diǎn)方式處理它們。對于HPC和加速應(yīng)用，再也不需要將FPGA算法導(dǎo)出至定點(diǎn)，也不用對浮點(diǎn)進(jìn)行低效的定點(diǎn)仿真來實現(xiàn)。Arria 10自然的浮點(diǎn)功能性能高達(dá)40 GFLOPS/W，而且Fmax更高，只使用了三分之一的邏輯資源。與以前任何其他的解決方案相比，它使用方便，功耗低，速度快，占用的資源更少。”

Gidel——Reuven Weintraub，創(chuàng)始人兼CTO，Gidel

Gidel創(chuàng)始人兼CTO Reuven Weintraub評論說：“我們對于Altera Arria 10前所未有的單位功耗觸發(fā)性能非常感興趣。長期以來，F(xiàn)PGA在比特、字節(jié)和整數(shù)處理方面的單位功耗性能非常優(yōu)秀。Altera Arria 10強(qiáng)大的單位功耗浮點(diǎn)性能為Gidel產(chǎn)品開辟了新天地，非常適合很多HPC和DSP應(yīng)用。”

Nallatech——Allan Cantle，總裁，創(chuàng)始人，Nallatech

Nallatech總裁、創(chuàng)始人Allan Cantle評論說：“Nallatech移植了我們客戶的產(chǎn)品代碼，這需要使用Altera OpenCL編譯器的浮點(diǎn)數(shù)學(xué)功能。把這些功能在具有專用浮點(diǎn)DSP的新Arria 10 FPGA中實現(xiàn)，我們減少了對邏輯資源的占用，而且提高了時鐘頻率，進(jìn)一步提高了每瓦性能指標(biāo)，使得Nallatech新的基于Arria 10的加速器在更多的應(yīng)用領(lǐng)域中脫穎而出。”

ReFLEX CES——Yann Casteignau，首席工程師，ReFLEX CES

ReFLEX CES首席工程師Yann Casteignau評論說：“ReFLEX CES最近發(fā)布了基于Altera Arria10 FPGA的FPGA電路板，這主要受益于這一第10代FPGA系列中新的浮點(diǎn)DSP模塊。我們的目標(biāo)是幫助客戶大幅度提高GFLOPS/W比(預(yù)期有三倍)，同時，減少實現(xiàn)復(fù)數(shù)浮點(diǎn)計算所需要的邏輯資源，為客戶實現(xiàn)自己的設(shè)計留有更大的空間。我們很多客戶在高性能計算中都使用了ReFLEX CES電路板，功耗是他們面臨的主要難題。采用Arria10 FPGA，不但降低了功耗，而且計算性能更好。對于ReFLEX CES電路板，Arria10新的硬核DSP浮點(diǎn)運(yùn)算是決定性的優(yōu)勢，提高了性能，減少了所使用的邏輯資源，優(yōu)化了GFLOPS/W比。”