技術和創(chuàng)新正在引發(fā)新一輪的產(chǎn)業(yè)變革。當前全球集成電路產(chǎn)業(yè)正處于技術變革時期，摩爾定律推進速度已經(jīng)大幅放緩，集成電路技術發(fā)展路徑正逐步向多功能融合的趨勢轉(zhuǎn)變。 2019年世界半導體大會高峰論壇上，臺積電(南京)有限公司總經(jīng)理羅鎮(zhèn)球在其“半導體產(chǎn)業(yè)發(fā)展趨勢”的主題演講中指出。

臺積電(南京)有限公司總經(jīng)理羅鎮(zhèn)球

現(xiàn)階段，無論是電腦、手機還是其他終端都需要人發(fā)出指令的。羅鎮(zhèn)球認為，未來這些設備或者機器之間是可以互相溝通、互相下指令并服務于用戶的，而這就是所謂的萬物互聯(lián)。毋庸置疑，半導體是IT行業(yè)的最主要驅(qū)動因素之一，半導體應用持續(xù)增加，社會對半導體技術的期待與日俱增。

對于半導體產(chǎn)業(yè)的發(fā)展，羅鎮(zhèn)球表示，臺積電通過工藝支持推進摩爾定律向前、通過立體封裝推進摩爾定律向前、通過硬件和軟件結(jié)合提升能效比。

EUV助力光刻技術突破桎梏

在工藝的微縮演進過程中，EUV技術(遠紫外線光刻技術)功不可沒。光刻機的技術的難易主要觀察其波長，波長越短技術難度越高，意味著其精度也就越好。

如上圖，每一格表示10倍關系，臺積電先后進入248、193納米的光刻機階段。193納米的光刻機兼容性較為強大，兼容40nm至7nm所有規(guī)格，目前7nm工藝芯片臺積電已經(jīng)做到批量生產(chǎn)，依舊采用40nm的40光刻機。

從未來發(fā)展角度看，193納米的光刻機波長是193，而EUV的波長是13.5納米，這也就意味著未來有關EUV的桎梏已經(jīng)突破。在未來，光刻突破的過程已經(jīng)不再是難題。

新材料是下一步努力方向

材料方面，晶體管結(jié)構(gòu)由平坦式變?yōu)榱Ⅲw式，目前臺積電正著手研發(fā)一款更好的晶體管結(jié)構(gòu)。另外，新型的二維材料具有很多傳統(tǒng)材料所不具備的獨特的光電性能，特別是其卓越的非線性光學特性在構(gòu)筑高性能、新功能光電子器件方面已經(jīng)展示了巨大的潛力。有關二維材料一般是三維立體結(jié)構(gòu)，二維材料的輕薄意味著它的場效應越來越好、高度越來越低，這也預示了工藝方面可以做進一步的微縮。新材料是臺積電下一步的努力方向,加之臺積電目前擁有的晶體管架構(gòu)“增幅”，也助力了半導體技術的持續(xù)發(fā)展和推進。

IC集成度提高劍指設計革新

臺積電不僅致力于存儲器與CPU的結(jié)合，還會把各種不同功能的IC做異質(zhì)性結(jié)合，包含微機電、射頻等等。臺積電未來發(fā)展趨勢在于針對不同的應用場景，對不同芯片做異構(gòu)集成(以封裝的方式集成)。

IC設計方面，現(xiàn)階段一般利用硅片與硅片連線，而將來會有一定的革新，具體如：打穿VF，下一列向上穿，以取代銅箔基板的連接;或是6納米連線，VF對VF直接連接。距離的縮短，意味著面積的縮小。

在開始設計IC時，采用將IC的設計劃分成塊的設計方案，便于將來更好的堆疊。I設計成一部分，邏輯設計成一部分，微機電設計成一部分，分別設計好后將各個部分串接。由于這種變化的過程，設計公司也需要在設計概念上做一些調(diào)整和改變。設計過程中，需要重新考慮在封裝時拉線的距離，這樣更有利于面積的縮小。

提高能效需軟硬件同步

臺積電針對提高能效比方面，實施了GPU專門處理繪圖的相應措施，其不僅提高了能效比，還可針對不同應用開辟新的IC，以專門處理事件。有關未來發(fā)展，專用的DSP或CPU無法處理的事件，或可使用軟件重構(gòu)，硬件被軟件重構(gòu)后可執(zhí)行不同的特殊應用，以此來實現(xiàn)軟硬結(jié)合，從而使能效進一步提升。臺積電目標是能夠比傳統(tǒng)通用CPU能效比提升1000倍。

關于未來的應用場景未來的趨勢是，由于場景需求，依舊需要CPU、DSP。程序完成后，編譯器會對硬件的架構(gòu)進行考慮分析。在執(zhí)行程序時候，會重新構(gòu)建編輯結(jié)構(gòu)，以此來應對特殊應用場景。所有的功能在同一個應用場景中，經(jīng)由軟語言與編譯器來優(yōu)化、共享、使用加速器。

小結(jié)

晶體管的部分，臺積電會繼續(xù)順應摩爾定律向前發(fā)展，依托新材料，新架構(gòu)，持續(xù)向前推進。關于3D封裝，臺積電使用持續(xù)堆疊的方法，使面積變小。設計方面得革新，助力IC集成度的體高。另外，軟件與硬件結(jié)合的方式，可以充分提高設備在使用的場景時的能效。