臺(tái)積電的一舉一動(dòng)在發(fā)展中國(guó)家都準(zhǔn)備受關(guān)注，近日，有媒體報(bào)道，臺(tái)積電總裁指出，臺(tái)積電的5nm制程已進(jìn)入風(fēng)險(xiǎn)試產(chǎn)階段，良品率達(dá)50%，月產(chǎn)能或?qū)⑦_(dá)到8萬(wàn)片。

根據(jù)之前臺(tái)積電的說(shuō)法，目前5納米制程已經(jīng)完成研發(fā)，并進(jìn)入風(fēng)險(xiǎn)試產(chǎn)的階段，最快的量產(chǎn)時(shí)間將會(huì)落在2020年第1季，較之前預(yù)訂的2020年年中有所提前。至于在良率方面，目前根據(jù)供應(yīng)鏈的消息表示，5納米良率已經(jīng)達(dá)到50%的階段。而由于客戶的反應(yīng)熱烈，臺(tái)積電5納米的制程自2019年下半年以來(lái)，也連續(xù)上調(diào)產(chǎn)能規(guī)劃，自每月約4.5萬(wàn)片到5萬(wàn)片，再到7萬(wàn)片，未來(lái)甚至上看8萬(wàn)片的產(chǎn)能。

而根據(jù)臺(tái)積電官方所公布的數(shù)據(jù)分析，相較于首代7納米(N7)制程，采用Cortex A72核心的全新5納米制程芯片，將能夠提升1.8倍的邏輯密度，運(yùn)算速度提升15%，或者在相同邏輯密度下，降低功耗30%的表現(xiàn)。

除此之外，臺(tái)積電在7月份又發(fā)表了加強(qiáng)版的5納米+(N5P)制程，采用FEOL和MOL優(yōu)化功能，以便在相同功率下使芯片運(yùn)行速度較N5提高7%，或在相同頻率下將功耗再降低15%。未來(lái)，臺(tái)積電的5納米制程還將全面采用EUV技術(shù)，相比7納米EUV只使用4層EUV光罩，5納米EUV的光罩層數(shù)將提升到14到15層，對(duì)EUV技術(shù)的利用更加充分。

至于，在客戶方面，目前臺(tái)積電的前5大客戶包括蘋(píng)果、海思、AMD、比特大陸和賽靈思積極搶產(chǎn)能的情況。其中，蘋(píng)果及華為的5納米芯片已經(jīng)Tape out成功，預(yù)計(jì)A14及華為麒麟新處理器都會(huì)最先使用上5納米制程，而高通預(yù)定之后的驍龍875處理器也將會(huì)由三星轉(zhuǎn)回臺(tái)積電的5納米生產(chǎn)，但進(jìn)度要比蘋(píng)果與華為晚。

據(jù)悉，預(yù)計(jì)蘋(píng)果(AAPL.US)的A14及華為的麒麟新處理器都會(huì)最先使用上5納米制程，而高通(QCOM.US)預(yù)定之后的驍龍875處理器也將會(huì)由三星轉(zhuǎn)回臺(tái)積電的5納米生產(chǎn)。此外，在PC處理器上，AMD預(yù)計(jì)2021年首發(fā)的Zen4架構(gòu)處理器也幾乎確定會(huì)使用臺(tái)積電的5納米制程。