21ic訊 新思科技公司（Synopsys, Inc.）日前宣布：推出其最新版的Synplify Pro® 和Synplify® Premier 現場可編程門陣列（FPGA）綜合工具。Synplify 2012.03產品包括改進的綜合算法，它將運行時間提速最高達30%。此外，Synplify Premier軟件通過一種新的容錯并繼續(xù)功能而得到增強，以滿足FPGA設計師對快速周轉時間的需求；該軟件能使設計師在最后的硬件描述語言（HDL）編譯環(huán)節(jié)生成一份報告，并修正所有源自丟失或不正確設計定義的錯誤，而不是逐一修改每個錯誤并重新運行編譯步驟；這種功能力對那些可能對HDL代碼不熟悉的SoC原型設計師至關重要。此外，通過采用一個先進的功能組合，新的Synplify Premier軟件版本進一步推進在一個FPGA設計中自動化建立高可靠性和故障容忍流程，這些先進功能包括可選擇性的三重模組化冗余（TMR）、故障容忍和錯誤修正碼（ECC）存儲器和用于檢測和修正軟錯誤的Hamming-3編碼。
 
“我們的客戶一直面對更短的產品上市時間，更快地完成他們的設計成為了這項挑戰(zhàn)的根本解決之道，”Altera公司軟件、DSP和IP市場總監(jiān)Alex Grbic說道。“新思科技Synplify產品所帶來的運行時間改善，與我們Quartus II軟件在編譯時間上的優(yōu)勢相結合，為我們的共同客戶創(chuàng)造了生產效率方面的優(yōu)勢，幫助他們在為我們最新的28納米FPGA進行設計時能夠減少整體實施時間。”

“那些面向安全性要求極高應用的設計，如應用到國防、宇航、醫(yī)療、工業(yè)控制和汽車市場中的設計，要求最高級別的質量和可靠性，” Xilinx設計方法學市場營銷高級總監(jiān)Tom Feist說道。“這種新的2012.03 Synplify Premier產品能找出Xilinx錯誤修正內存并自動地連接到設計。這對不能容忍錯誤的那些高可靠性應用尤其有用。”

新的Synplify 2012.03軟件版本為FPGA設計師提供了顯著縮短的設計周期。這種容錯并繼續(xù)的功能滿足了基于FPGA原型的快速周轉時間需求，這是通過消除了在HDL編譯中一旦發(fā)現錯誤就要立即處理錯誤這一需求而實現。這對那些可能不熟悉源HDL代碼的FPGA原型設計人員尤其有用。一個錯誤被發(fā)現之后，該工具繼續(xù)編譯而不是為每個錯誤而停止，它將建立一份包括碰到的所有錯誤的報告，這樣他們就能被一起處理而不需要在每一次修訂間重復編譯。為進一步簡化ASIC原型生成器的流程，Synplify綜合工具有一個數據通道鎖定轉換功能，能自動將一個ASIC設計轉換為一個FPGA實現，使設計者僅用一套源文件就實現基于FPGA的原型成為可能。Synopsys的Certify®多FPGA原型環(huán)境的用戶也從新的Synplify軟件流暢的錯誤處理和轉換功能中獲益，該軟件可幫助加速驗證過程并減少開發(fā)時間。

Synplify Premier軟件的最新版本通過為設計師提供了應對輻射效應的能力而增強了它對高可靠性的支持，這種輻射效應如因為包括本地的或者選擇性的TMR實施在內的多錯誤緩解技術引起的單個事件混亂（SEU）。此外，Synplify Premier軟件能推斷錯誤修正存儲器和自動建立適當的連接，以利用FPGA供應商提供的ECC存儲器。這個最新版本還支持故障容忍有限狀態(tài)機器（FSM）實現，通過使用Hamming-3編碼來自動檢測并修正可能發(fā)生在一臺FSM寄存器中的單比特錯誤。

“一項新設計的快速提升對設計團隊設法抓住轉瞬即逝的市場機遇是至關重要的。新思科技的綜合技術能減少設計迭代次數的數量并更快地提供診斷信息，” 新思科技解決方案部門高級總監(jiān)Ed Bard說道。“通過將能夠加快運行時間的改進后算法、新的容錯并繼續(xù)功能和分層結構化設計技術結合在一起，基于FPGA的原型生成器和FPGA設計師等都能夠顯著減少成功地實現其設計所需的時間，同時不斷地達到他們所期望的高質量結果。”

供貨
現已可提供Synplify Pro 和Synplify Premier綜合軟件的2012.03 版本。目前擁有支持服務協(xié)議的客戶可以使用他們的SolvNet®帳戶從新思科技下載這個新版本。Windows 和 Linux的32位和64位平臺都支持Synplify FPGA綜合產品。