隨著計算機技術、網(wǎng)絡通信技術的進步，組建分布式網(wǎng)絡化測試系統(tǒng)，提高測試效率、共享信息資源，已成為現(xiàn)代測試系統(tǒng)發(fā)展的方向。分布式測試系統(tǒng)通過網(wǎng)絡等通信媒介把分布于各測試點、獨立完成特定功能的測試設備連接起來，以達到測試資源共享和協(xié)同工作等目的。時鐘同步是分布式系統(tǒng)的核心技術之一，其目的是維護一個全局一致的物理或邏輯時鐘，使得系統(tǒng)內(nèi)各個節(jié)點中與時間有關的信息、事件及行為有一個全局一致的解釋。IEEE1588精確時鐘協(xié)議是當前分布式測試系統(tǒng)中時鐘同步研究的熱點。采用硬件支持的IEEE1588協(xié)議能夠在以太網(wǎng)中不同結點之間實現(xiàn)納秒級的時鐘同步，為工廠自動化、測試和測量以及通信等領域需要高精度時鐘同步的應用提供了一種有效的解決方案。本文采用具有IEEE1588精確時鐘協(xié)議硬件支持功能DP83640芯片在基于ARM和WinCE的嵌入式系統(tǒng)平臺上實現(xiàn)IEEE1588協(xié)議，為基于嵌入式系統(tǒng)的智能測試儀器組成分布式測試系統(tǒng)奠定了基礎。

1 IEEE1588協(xié)議原理

IEEE1588的全稱是“網(wǎng)絡測量和控制系統(tǒng)的精密時鐘同步協(xié)議標準”，簡稱精確時鐘協(xié)議(Precision Time Protocol，PIP)。IEEE1588協(xié)議是通用的提升網(wǎng)絡系統(tǒng)定時同步能力的規(guī)范，在起草過程中主要參考以太網(wǎng)來編制，使分布式通信網(wǎng)絡能夠具有嚴格的定時同步，并且應用于工業(yè)自動化系統(tǒng)?；緲嬎际峭ㄟ^硬件和軟件將網(wǎng)絡設備(客戶機)的內(nèi)時鐘與主控機的主時鐘實現(xiàn)同步，提供同步建立時間小于10μs的運用，與未執(zhí)行IEEE1588協(xié)議的以太網(wǎng)延遲時間1000μs相比，整個網(wǎng)絡的定時同步指標有顯著的改善。

IEEE1588時鐘協(xié)議在進行時鐘同步時，主時鐘設備按照一定的時間間隔(一般為2 s)周期性地以廣播方式發(fā)送同步報文(Sync)和同步跟隨報文(FollowUp)，且在FollowUp報文中記錄Sync報文的發(fā)送時間戳t1，而從時鐘設備接收Syne報文記錄接收時間戳為t2；然后，從時鐘設備節(jié)點定期發(fā)送延遲請求報文(Delay_Req)(一般4～60 s發(fā)送一次)，并記錄其發(fā)送時間戳t3，主時鐘設備接收判延遲請求后，記錄接收時間戳t4，并給相應從節(jié)點發(fā)送延遲請求響應報文(Delay_Resp)，該報文信息中包古時間戳t4。通過得到的4個時間戳，可以計算出主從時鐘之間的偏移量Toffset和網(wǎng)絡傳輸?shù)木€路延遲ms_delay，其過程如圖1所示。



得到了從時鐘與主時鐘之間的時間偏移值，就可以采用適當?shù)恼{(diào)節(jié)算法來調(diào)節(jié)從時鐘，最終使得從時鐘與主時鐘同步。從時鐘并不是每個同步周期都需要進行時間同步，而是根據(jù)從時鐘與主時鐘之間的時間偏移值等時間信息來決定是否需要進行時間同步。當主從時鐘之間建立起穩(wěn)定的同步關系后，從時鐘還需周期性地監(jiān)聽來自主時鐘發(fā)布的Sync報文，一旦出現(xiàn)主從時鐘之間不處于時間同步的狀態(tài)，就重新進行上述的時間同步過程，直到重新達到主從時鐘之間的時間同步。

IEEE1588協(xié)議的運行是由時間戳驅(qū)動的，時鐘同步精度主要歸結為時間戳的定時精度。IEEE1588使用UDP協(xié)議發(fā)送網(wǎng)絡同步報文，基于UDP協(xié)議傳輸?shù)倪^程都是在TCP／IP協(xié)議模型下進行數(shù)據(jù)包的逐層封裝和傳遞的。要使時鐘獲得的報文發(fā)送時間和報文接收時間相對精確、穩(wěn)定，且把發(fā)送延遲和接收延遲不相等這種因素對計算傳播延遲產(chǎn)生的影響減小到最低，最好的解決辦法就是在TCP／IP協(xié)議棧的底層即物理層對同步報文標記時間戳，標記時間戳的操作越接近物理層，計算得到的主從時鐘的時間偏移量和傳播線路延遲就越準確。要實現(xiàn)這一目的就必須加入專門的硬件設備。美國國家半導體公司(National Semiconductor)推出的DP83640芯片就是一款集成IEEE1588精確時鐘協(xié)議硬件支持功能的以太網(wǎng)收發(fā)器。芯片內(nèi)置高精度IEEE1588時鐘，并具有由硬件執(zhí)行的時間戳標記功能，可為接收及發(fā)送信息包加入時間標記。采用DP83640的同步系統(tǒng)，可獲得納秒級的同步精度。

2 硬件設計

由于IEEE1588協(xié)議運行于以太網(wǎng)，在基于ARM的嵌入式系統(tǒng)上采用DP83640芯片移植IEEE1588協(xié)議的硬件基確是為系統(tǒng)增加以太網(wǎng)接口電路。以太網(wǎng)接口電路主要由媒體訪問控制(Medium Access Control，MAC)器和物理層(Physical Layer，PHY)收發(fā)器兩部分構成。MAC控制器芯片實現(xiàn)OSI模型數(shù)據(jù)鏈路層的功能，提供尋址機構、數(shù)據(jù)幀的構建、數(shù)據(jù)差錯檢查、傳送控制、向網(wǎng)絡層提供標準的數(shù)據(jù)接口等功能。PHY芯片實現(xiàn)OSI模型物理層的功能，定義了數(shù)據(jù)傳送與接收所需要的電與光信號、線路狀態(tài)、時鐘基準、數(shù)據(jù)編碼和電路等，并向數(shù)據(jù)鏈路層設備提供標準接口。ARM處理器、MAC芯片與PHY芯片三者之間的關系是MAC芯片向上通過其處理器接口(Processor Interface)與ARM處理器的高級外設總線(APB)連接，向下通過其媒體獨立接口(Media Independent Interface，MII)接口與PHY芯片連接。最終，PHY芯片與RJ45接口連接。

本文使用SAMSUNG公司的S3C2440A型ARM處理器，其內(nèi)部設有集成MAC控制器，而DP83640芯片只是PHY收發(fā)器，因此二者之間還需要增加MAC芯片。由于目前常用的以太網(wǎng)控制器都集成了MAC控制器和PHY收發(fā)器，這里選用DAVICOM公司的DM9000以太網(wǎng)芯片，其特點是：具有MII接口可以和片外PHY芯片連接；寄存器操作簡單有效；成本低廉。

實現(xiàn)S3C2440A與DM9000連接，必須對兩者間的數(shù)據(jù)、地址、控制三大總線進行連接和轉(zhuǎn)換，其連接關系如圖2所示。

S3C2440A的數(shù)據(jù)線D[15：0]與DM9000的地址、數(shù)據(jù)復用數(shù)據(jù)線SD[15：0]連接用來實現(xiàn)S3C2440A與DM9000之間的數(shù)據(jù)傳輸。芯片選擇信號AEN與S3C2440A的片選使能信號nGSC4連接，當訪問0x20000000-0x27FF FFFF這個范圍的地址時會激活片選使能信號nGCS4。DM9000默認I／O基地址為300H。CMD引腳用于設置COMMAND模式，與S3C2440A的ADDR2連接CMD為高電平時，選擇數(shù)據(jù)端口。CMD為低電平時，選地址端口。數(shù)據(jù)端口和地址端口的地址碼由下式?jīng)Q定：
DM9000地址端口=高位片選地址+300H+0H
DM9000數(shù)據(jù)端口=高位片選地址+300H+4H

高位片選地址由S3C2440A芯片的nGCS4提供，即為：0x20000000。因此DM9000的地址IO基址為0x20000000，數(shù)據(jù)IO基址為0x2000 0004。向地址IO寫數(shù)據(jù)時不會激活ADDR2，CMD為低電平，所以向DM9000傳送的數(shù)據(jù)為地址，而向數(shù)據(jù)IO寫數(shù)據(jù)時會激活ADDR2，CMD為高電平，向DM9000傳送的數(shù)據(jù)為數(shù)據(jù)。S3C2440的輸出使能引腳nOE連接DM9000的讀引腳IOR，寫使能引腳nWE連接DM9000的寫引腳IOW。DM9000的中斷請求引腳INT連接S3C2440的外部中斷請求引腳EINT7，使得S3C2440A能夠響應DM9000的中斷。

DM9000與DP83640之間通過標準MII接口連接，RXD[3：0]為接收數(shù)據(jù)線，TXD[3．0]為發(fā)送數(shù)據(jù)線，CRS為載波檢測信號，COL為沖突檢測信號，RX_DV為數(shù)據(jù)有效信號，RX_ER為接收錯誤信號，RX_CLK為接收時鐘信號，TX_CLK為發(fā)送時鐘信號，TX_EN為發(fā)送使能信號，MDIO是管理數(shù)據(jù)的輸入輸出雙向接口，MDC為管理數(shù)據(jù)接口提供時鐘信號。需要注意的是DM9000默認使用片內(nèi)PHY，因此在驅(qū)動程序初始化DM9000時，必須主動置位網(wǎng)絡控制寄存器NCR的EXT_PHY位以選擇使用片外PHY即DP83640。

3 軟件設計

軟件設計分為兩個步驟：1)是基于DM9000和DP83640進行以太網(wǎng)通信的驅(qū)動程序設計；2)是通過DP83640進行時鐘同步的應用程序設計。

本文使用WinCE5．0操作系統(tǒng)，WinCE5.0系統(tǒng)下網(wǎng)絡驅(qū)動程序的編寫必須符合網(wǎng)絡驅(qū)動接口規(guī)范NDIS(Network Driver Interface Stan dard)。NDIS的層次結構如圖3所示，其中最上層的Winsock是提供給應用層的接口。NDIS位于協(xié)議驅(qū)動層下面，硬件驅(qū)動Miniport Driver之上。協(xié)議驅(qū)動層通過調(diào)用NDIS封裝的接口函數(shù)，實現(xiàn)與底層硬件驅(qū)動的交互。WinCE下網(wǎng)絡驅(qū)動程序的設計主要是在NDIS構架下，針對實際的硬件編寫代碼，實現(xiàn)相應的中間層Miniport Driver接口函數(shù)。其主要完成的功能有：DM9000與DP83640的初始化；網(wǎng)絡數(shù)據(jù)包的發(fā)送；網(wǎng)絡數(shù)據(jù)的接收和中斷。

實現(xiàn)了以太網(wǎng)通信的驅(qū)動程序的基礎上，用于時鐘同步功能的應用程序通過UDP協(xié)議發(fā)送、接收時鐘同步報文，并進行加入、提取和解析時間戳等操作，這些操作通過讀寫DP83640內(nèi)部的1588基本寄存器組(PTP 1588 BASEREGISTERS)和1588配置寄存器組(PIP 1588CONFIGURATION REGISTERS)完成。

4 結論

IEEE1588協(xié)議通過在以太網(wǎng)上發(fā)送和接收同步報文來實現(xiàn)時鐘同步，同步的精度取決于記錄報文發(fā)送和接收時間的時間戳的精度，因此要實現(xiàn)高精度的時鐘同步必須通過硬件支持在通信協(xié)議的底層加入和提取時間戳。本文通過在ARM-WinCE嵌入式系統(tǒng)平臺上設計了使用DP836 40芯片作為PHY收發(fā)器的以太網(wǎng)接口電路及其驅(qū)動程序，實現(xiàn)了IEEE1588協(xié)議在ARM-WinCE平臺上的移植，并達到了不低于1 μs的同步精度，為基于ARM-WinCE平臺的測試儀器組建分布式測試系統(tǒng)奠定了基礎。