好用的Verilog串口UART程序
FPGA DCM時鐘管理單元簡介及原理
FPGA和單片機的串行通信接口設(shè)計
VHDL設(shè)計的串口通信程序
實現(xiàn)拆分大組合邏輯的方法
怎樣實現(xiàn)Verilog模擬PS2協(xié)議
如何使用DCM,DCM使用說明
Cyclone II如何實現(xiàn)的DDR SDRAM接口
如何在20分鐘內(nèi)建立一個NIOS II開發(fā)環(huán)境
CPLD設(shè)計的驅(qū)動數(shù)碼顯示電路案例
FPGA設(shè)計的SPI自動發(fā)送模塊技術(shù)
1 系統(tǒng)硬件組成 總體結(jié)構(gòu)如圖一所示。硬件上主要由HT46RU24單片機,霍爾傳感器,空載開關(guān),鍵盤電路,數(shù)據(jù)存儲電路,時鐘電路,顯示電路,蜂鳴器,IC卡電路以及串口電路組成。 1.1 HT46RU24單片機。 H
CS8422是24位高性能多格式數(shù)字音頻接收器,接口標準包括EIAJ CP1201, IEC-60958, AES3和S/PDIF,串行音頻輸出可設(shè)定為24/20/18/16位字長,數(shù)據(jù)輸入可高達24位長.輸入和輸出數(shù)據(jù)可以和外接時鐘是異步或同步,動態(tài)范圍140d
提出一種基于凌陽單片機的步進電機加減速的控制方法。采用凌陽科技推出的16位結(jié)構(gòu)工控單片機SPMC75F2413A為控制器,由Alle-gro公司生產(chǎn)的兩相步進電機專用驅(qū)動器件SLA7042M構(gòu)成步進電機的驅(qū)動電路,在傳統(tǒng)的3段直線加減速控制算法基礎(chǔ)上增加至7段S形曲線加減速過程,控制步進電機的啟動和停止。實驗結(jié)果表明,該控制方法克服了直線加減速中不連續(xù)、易造成系統(tǒng)沖擊的問題,整個系統(tǒng)實現(xiàn)柔性控制,電機啟動、停止連續(xù)性能提高30%。
設(shè)計了一種基于MSP430單片機的土基智能測斜儀。以MSIM30F148單片機為核心,結(jié)合加速度傳感器,通過擴展一定的外圍電路對土基位移測量系統(tǒng)進行設(shè)計。利用單片機內(nèi)置的定時器和A/D模塊控制采樣頻率并進行模數(shù)轉(zhuǎn)換,提高了CPU的利用率,減少了外圍電路的設(shè)計。在此基礎(chǔ)上編寫了相應(yīng)的信號采集、A/D轉(zhuǎn)換和異步串行通信等下位機程序。采用Delplli語言編寫上位機軟件,實現(xiàn)了對土基位移數(shù)據(jù)的采集、處理、打印等功能。通過實驗表明:該系統(tǒng)精度達0.01°,最小分辨率為1.5”(±15°),最小位移量為±0.01 mm。