在運(yùn)放選型中，一些常用的指標(biāo)選擇比較簡單，例如根據(jù)自身供電選擇供電電源、根據(jù)增益及帶寬選擇增益帶寬積(GBW)、根據(jù)精度要求選擇等效輸入噪聲電壓/電流、根據(jù)空間選擇封裝等等。

但是在一些小信號(hào)放大電路中，還有一些比較精細(xì)的指標(biāo)需要仔細(xì)分析對(duì)比。

1. 幾種相關(guān)指標(biāo)的定義

這里主要說說運(yùn)放的失調(diào)電壓、失調(diào)電流、偏置電流、輸入阻抗以及輸入級(jí)(定義主要參考ADI技術(shù)資料MT-035、MT-037、MT-038等)。

1.1. 失調(diào)電壓：

理想狀態(tài)下，如果運(yùn)算放大器的兩個(gè)輸入端電壓完全相同，輸出應(yīng)為0 V。實(shí)際上，還必須在輸入端施加小差分電壓，強(qiáng)制輸出達(dá)到0。該電壓稱為輸入失調(diào)電壓Vos。輸入失調(diào)電壓可以看成是電壓源Vos，與運(yùn)算放大器的反相輸入端串聯(lián)，如圖所示。

1.2. 偏置電流

理想情況下，并無電流進(jìn)入運(yùn)算放大器的輸入端。而實(shí)際操作中，始終存在兩個(gè)輸入偏置電流，即IB+和IB-。

1.3. 失調(diào)電流

“輸入失調(diào)電流”IOS是IB–和IB+之差，即IOS = IB+ − IB–。

1.4. 輸入阻抗

電壓反饋(VFB)運(yùn)算放大器通常具有差模和共模兩種指定的輸入阻抗。

共模輸入阻抗數(shù)據(jù)手冊中的規(guī)格參數(shù)(Zcm+和Zcm–)是從任一輸入至地(不是從兩者至地)的阻抗。差分輸入阻抗(Zdi­)是指兩個(gè)輸入之間的阻抗。這些阻抗通常是電阻性的，且阻值較高(105至1012 Ω)，還有一些并聯(lián)電容(通常為幾pF，有時(shí)可高達(dá)20至25 pF)。大多數(shù)運(yùn)算放大器電路中，反相輸入阻抗都通過負(fù)反饋降至極低值，起重要作用的只有Zcm+和Zdiff。

1.5. 運(yùn)放輸入級(jí)

雙極性晶體管(BJT)輸入，輸入級(jí)使用雙極性晶體管，其特性如下：

場效應(yīng)晶體管(FET)輸入，輸入級(jí)場效應(yīng)管，其特性如下：

2. 選型分析

當(dāng)進(jìn)行小信號(hào)放大(電壓信號(hào))時(shí)，必須根據(jù)信號(hào)源的幅值和輸出阻抗來進(jìn)行選型。

2.1. 失調(diào)電壓Vos

在某些應(yīng)用中，信號(hào)源的幅值很低，例如1mV。而很多運(yùn)放的失調(diào)電壓接近大于1mV，例如將1mV信號(hào)源輸入到-1mv失調(diào)電壓的運(yùn)放，放大后的輸出信號(hào)0V。

因此，當(dāng)信號(hào)源幅值很低，必須首先考慮運(yùn)放的Vos。如果Vos跟被測信號(hào)幅度差不多，甚至更大，則放大后的信號(hào)幅值會(huì)遠(yuǎn)遠(yuǎn)偏離預(yù)期。雖然這個(gè)偏置可以通過調(diào)零電路來調(diào)，但是Vos較大運(yùn)放，Vos隨溫度的漂移也會(huì)較大，還是會(huì)給測量精度帶來很大影響。

此時(shí)，選擇BJT輸入級(jí)比較合適(Vos相對(duì)小)。

2.2. 輸入阻抗

理想運(yùn)放輸入阻抗無窮大，信號(hào)源可以完全被放大器放大。但是實(shí)際運(yùn)放的輸入阻抗是個(gè)有限值。對(duì)于電壓反饋型運(yùn)入，輸入阻抗主要由輸入級(jí)的決定，一般BJT輸入級(jí)的運(yùn)放。的共模輸入阻抗會(huì)大于40MΩ。差模輸入阻抗大于200GΩ。對(duì)于JFET和CMOS輸入級(jí)的運(yùn)放，輸入阻抗要大的多。

如果信號(hào)源的阻抗較大，例如1MΩ，運(yùn)放輸入阻抗是40MΩ，那么由于分壓作用，實(shí)際輸入到運(yùn)放的信號(hào)幅度降低約2.5%。

因此，當(dāng)信號(hào)源輸出阻抗較大，選擇FET輸入級(jí)運(yùn)放效果會(huì)更好;如果信號(hào)源輸出阻抗較小，那么選BJT或者FET輸入級(jí)都沒問題。

2.3. Ib、Ios

當(dāng)信號(hào)源輸出阻抗較大，會(huì)存在較大的熱噪聲，偏置電流流經(jīng)信號(hào)源的輸出阻抗會(huì)產(chǎn)生電壓噪聲。

所以當(dāng)信號(hào)源輸出阻抗較大，選擇FET輸入級(jí)比較合適。

2.4. 確立主要矛盾

在實(shí)際的設(shè)計(jì)中，某些時(shí)候不同的項(xiàng)目適合的運(yùn)放會(huì)產(chǎn)生沖突，例如小幅度大輸出阻抗的信號(hào)源，考慮Vos需要選擇BJT運(yùn)放，考慮輸入阻抗和Ib需要選擇FET，那么就必須清楚哪個(gè)因素占主導(dǎo)地位，綜合考慮實(shí)現(xiàn)總的誤差最小。