隨著過去幾十年里掌上智能終端快速發(fā)展，低壓差的線性穩(wěn)壓器(Low Drop-out Regulator,LDO)因其具有低功耗、高的電源抑制比、體積小、電路設(shè)計簡單等優(yōu)點得到大量應(yīng)用。LDO大部分時間工作在低負(fù)載應(yīng)用，因此，其在低負(fù)載情況下的靜態(tài)電流消耗決定著電池的壽命。當(dāng)今的LDO發(fā)展趨勢是低電壓、低靜態(tài)電流來延長電池使用壽命。然而，低靜態(tài)電流會導(dǎo)致不穩(wěn)定性，帶來大的輸出電壓暫態(tài)變化，必須在靜態(tài)電流和輸出暫態(tài)特性進行合理的折中。相比于傳統(tǒng)LDO采用分立結(jié)構(gòu)的帶隙基準(zhǔn)電壓源和誤差放大器，本文給出一種創(chuàng)新結(jié)構(gòu)的LDO,將帶隙基準(zhǔn)電壓源和誤差放大器兩個模塊合二為一，因此更容易實現(xiàn)低靜態(tài)電流消耗，低暫態(tài)電壓變化。

1 LDO電路分析

圖1給出精簡結(jié)構(gòu)的LDO,僅僅包括4條主要的電流支路，分別是：增益級、緩沖級和2個PTAT電流源。

相比傳統(tǒng)結(jié)構(gòu)LDO,精簡結(jié)構(gòu)將帶隙基準(zhǔn)電壓源和誤差放大器合二為一，因此在其他性能不變情況下，可將電路靜態(tài)電流消耗減小到原來1 2 左右。

這個電路存在兩個缺點：輸出電壓為帶隙基準(zhǔn)電壓不可調(diào);需要使用NPN晶體管，而標(biāo)準(zhǔn)CMOS工藝中并不存在NPN晶體管。由于如今的SoC趨向工作在低電壓環(huán)境，因此這種結(jié)構(gòu)能夠有充足的應(yīng)用場合。第二個問題在單片設(shè)計時候，采用雙阱CMOS工藝，只需增加一道掩膜工藝，費用增加不多，因此兩個問題實際應(yīng)用并不明顯。

1.1 帶隙基準(zhǔn)電壓分析

三極管基射級電壓和熱力學(xué)電壓分別具有負(fù)、正溫度系數(shù)，因此帶隙基準(zhǔn)電壓的原理是疊加三極管基射級電壓和熱力學(xué)溫度電壓，達到在室溫下的零溫度系數(shù)。

在精簡LDO結(jié)構(gòu)中，晶體管Q3和電阻R2定義帶隙基準(zhǔn)電壓，流過R2為PTAT電流。通過鏡像流過晶體管Q1電流。晶體管Q3偏置到集電極電流。因此，在環(huán)路中，晶體管Q1和Q3將調(diào)整到相同的基射級電壓值。尤其環(huán)路比較高的情況下，這種調(diào)整是相當(dāng)精確的。因此，通過合理設(shè)計電阻R2和R3,晶體管Q1,Q2和Q3有相同的集電極電流。因此：

式中：IS 是三極管飽和電流;β2 是晶體管Q2的電流增益;n 是晶體管Q2和Q1射級面積比。通過式(1)可以得到PTAT電流：

因此通過晶體管Q3的基射級電壓和R2電壓疊加即可得到輸出電壓值：

調(diào)整電阻比值，使VT 系數(shù)

值為17.2,即可得到溫度系數(shù)為零的帶隙基準(zhǔn)電壓。

1.2 LDO頻率分析

精簡結(jié)構(gòu)LDO中包含三個低頻極點，分別處在增益級的輸出，緩沖級的輸出和LDO的輸出節(jié)點，分別如下：

式中：ro1 和C1 分別是增益級輸出電阻和負(fù)載電容;ro2是緩沖級輸出電阻;Cpar 是功率管寄身電容;rop 是LDO輸出級的等效電阻;CL 為輸出負(fù)載補償電容。為了保證LDO有個良好的輸出暫態(tài)特性，CL 取值一般很大，因此極點p3 為LDO環(huán)路的主極點。晶體管Q3集電極電流偏置為PTAT電流，因此增益級的輸出阻抗隨輸出負(fù)載電流和輸入電壓變化不大，同時增益級的負(fù)載電容主要由緩沖級輸入電容決定，所以極點p1 位置相對穩(wěn)定，故可以采用一個左半平面的零點補償。類似如傳統(tǒng)LDO,本文采用一個電阻resr 與輸出補償電容串聯(lián)方式，獲得一個左半平面零點：

基于上述分析，精簡結(jié)構(gòu)LDO的開環(huán)傳輸函數(shù)為：

式中

.其中：gmQ2 ,gmQ3 和gmp 分別代表晶體管Q2,Q3和功率管的跨導(dǎo);Rπ 3 是晶體管Q3的輸入電阻。當(dāng)p1 和z1 匹配比較精確，LDO環(huán)路只有兩個低頻極點p2 和p3 .因此，為了獲得60°的相位裕度，必須：