目前在芯片制造測試設(shè)備領(lǐng)域，主要供應(yīng)大廠之間的競爭非常激烈，特別是在組件整合制造廠（IDM）、無晶圓IC設(shè)計公司（Fabless）、晶圓代工廠（Foundry）和委外組裝測試/封測代工（OSAT），對于芯片測試設(shè)備平臺的彈性化設(shè)計、轉(zhuǎn)換成本、使用率以及價格上的要求輕重有所不一，這也使得芯片制造測試設(shè)備供貨商，必須在自動化測試設(shè)備（ATE）機(jī)臺解決方案上滿足各類芯片測試需求，全面性地關(guān)注SoC/SiP、高速內(nèi)存（GDDR、 XDR、DDR3）、閃存和多芯片封裝（MCP）等內(nèi)存、以及其他行動通訊和消費(fèi)電子等混合訊號組件的測試要點(diǎn)。
惠瑞捷策略營銷部副總裁Mark Allison指出，自動化測試設(shè)備的使用率要高，且能滿足各種芯片測試應(yīng)用需求，以及在Wafer Sort和Final Test測試階段的彈性化設(shè)計。

提供芯片制造測試設(shè)備的主要供應(yīng)大廠包括泰瑞達(dá)（Teradyne）、愛德萬（Advantest）、惠瑞捷（Verigy）、LTX-Credence、 Yokogawa Electric和Shibasoku，其中前三位廠商在自動化測試設(shè)備的市占率便超過四分之三，且Verigy和Advantest的市占率幾乎不分軒輊。惠瑞捷在SoC封裝測試的主要伙伴為臺灣的日月光，而內(nèi)存領(lǐng)域的主要合作對象是Spansion。Advantest在LCD驅(qū)動IC和內(nèi)存等測試機(jī)臺站穩(wěn)根基外，也挾著資金口袋縱深的優(yōu)勢大舉進(jìn)軍SoC測試領(lǐng)域來分散風(fēng)險，Verigy、Teradyne和Advantest之間形成短兵相接勢不可免，且基本上芯片測試設(shè)備廠商的競逐，還是以美國與日本半導(dǎo)體測試產(chǎn)業(yè)背景為主。

惠瑞捷策略營銷部副總裁Mark Allison便指出，對于Fabless、IDM、OSAT、Foundry來說，自動化測試設(shè)備的使用率要高，且能滿足各種芯片測試應(yīng)用需求，以及在 Wafer Sort和Final Test測試階段的彈性化設(shè)計。而半導(dǎo)體產(chǎn)業(yè)對于各類芯片測試的要求越高，芯片測試設(shè)備的平臺技術(shù)也才會不斷地提升，尤其是在行動通訊整合、繪圖處理、 HD和3D高畫質(zhì)數(shù)字影像、網(wǎng)絡(luò)建設(shè)、微控制器以及高速DRAM內(nèi)存功能日新月異的推波助瀾下，芯片自動化測試設(shè)備的質(zhì)與量也必須不斷成長與更新。

從VLSI Research和惠瑞捷自己對于自動化測試設(shè)備的發(fā)展趨勢預(yù)估可見，閃存市場景氣尚未明顯復(fù)蘇，連帶地壓縮了相關(guān)測試機(jī)臺的成長規(guī)模，反倒是在100MHz和200MHz效能的SoC測試設(shè)備，在低迷的2009年之后依舊維持一定的成長態(tài)勢。

Mark Allison指出，在SoC測試領(lǐng)域，惠瑞捷的自動化測試設(shè)備除了可以支持微處理器、微控制器、繪圖處理和系統(tǒng)單封裝芯片之外，也可進(jìn)一步支持port scale多組射頻組件平行測試能力，最多可配置96個射頻測試端口，提供8組組件平行測試。Mark Allison強(qiáng)調(diào)，SoC測試平臺在端口數(shù)、site數(shù)、應(yīng)用廣度以及測試速度、平行測試等，都需要具備彈性設(shè)計與可擴(kuò)充性，才能因應(yīng) Fabless、IDM、OSAT、Foundry等半導(dǎo)體產(chǎn)業(yè)在測試設(shè)備資本支出的調(diào)整布局，現(xiàn)在半導(dǎo)體產(chǎn)業(yè)對于測試設(shè)備支出，多會綜合考慮現(xiàn)金流、資本結(jié)構(gòu)、委外代工、測試生產(chǎn)線策略等因素。因此縮短測試流程、提高測試平臺擴(kuò)充性、減少測試成本，便是SoC自動化測試的技術(shù)革新要點(diǎn)。

因此為提升SoC測試平臺擴(kuò)充性，惠瑞捷進(jìn)一步整合Direct Probe技術(shù)，可消除晶圓和測試機(jī)之間的傳統(tǒng)機(jī)構(gòu)接口，從而減少了訊號路徑連接點(diǎn)的長度和數(shù)量，針對數(shù)字、混合訊號和射頻芯片的高性能探針測試產(chǎn)品在進(jìn)行量產(chǎn)和多點(diǎn)針測時，可呈現(xiàn)出更高的訊號完整性，使探針和終程測試間的相關(guān)工作量降至最低，并提升多點(diǎn)測試能力。

此外在高速內(nèi)存的測試平臺設(shè)計上也是如此。由于HD和3D等多媒體視訊及游戲應(yīng)用正方興未艾，連帶地加速GDDR5和XDR2等高速內(nèi)存的成長速度，因此內(nèi)存測試平臺的效能也要不斷提升。Mark Allison表示，對于內(nèi)存廠商來說，在同樣基礎(chǔ)的測試平臺上不斷更新，總比號稱新的系統(tǒng)還要不斷地經(jīng)過技術(shù)調(diào)整，而更具備成本效益。測試平臺要能支持內(nèi)存測試的兩大內(nèi)容：核心測試（core test）以及高速接口測試（high-speed interface test），也要能同時支持Flash、DRAMc和MCP測試，并強(qiáng)調(diào)可擴(kuò)充性及效能的提升，并涵蓋工程測試、晶圓檢測（Wafer Sort）、終程測試（Final Test）等測試階段。