半導(dǎo)體設(shè)備、封測(cè)廠今年將擴(kuò)大高階覆晶封裝(Flip Chip)研發(fā)支出。隨著半導(dǎo)體開始邁入3D IC架構(gòu)，晶片封裝技術(shù)也面臨重大挑戰(zhàn)，因此一線半導(dǎo)體設(shè)備廠、封測(cè)業(yè)者皆積極布局高階覆晶封裝，并改革相關(guān)技術(shù)、材料，期配合矽穿孔(TSV)制程發(fā)展，實(shí)現(xiàn)3D IC商用。

應(yīng)用材料半導(dǎo)體事業(yè)群金屬沉積產(chǎn)品全球產(chǎn)品經(jīng)理歐岳生認(rèn)為，半導(dǎo)體制程微縮須與封裝技術(shù)同步演進(jìn)，才能真正發(fā)揮效能提升、功耗銳減的效益。
應(yīng)用材料(Applied Materials)半導(dǎo)體事業(yè)群金屬沉積產(chǎn)品全球產(chǎn)品經(jīng)理歐岳生表示，以往半導(dǎo)體封裝技術(shù)的重要性不如制程演進(jìn)，然而，隨著晶片設(shè)計(jì)益趨復(fù)雜，所搭配的封裝制程難度也同步提高；尤其步入2.5D/3D IC時(shí)代后，晶圓代工及封測(cè)業(yè)者為讓晶片在不影響占位空間的前提下，順利向上堆疊并協(xié)同運(yùn)作，第一步就是要導(dǎo)入先進(jìn)晶圓級(jí)封裝(WLP)、覆晶封裝技術(shù)，以打造優(yōu)良的錫球下層金屬(Under Bump Metallurgy, UBM)并鞏固3D IC底層結(jié)構(gòu)。

歐岳生指出，目前半導(dǎo)體產(chǎn)業(yè)陷入將3D IC與矽穿孔劃上等號(hào)的迷思，認(rèn)為只要該技術(shù)完備就能量產(chǎn)3D IC；但實(shí)際上，開發(fā)3D IC包含許多道工序，首先晶圓代工業(yè)者須完成晶圓薄化，并以矽穿孔制程鑿穿晶圓進(jìn)行堆疊，后續(xù)則須借重封測(cè)廠導(dǎo)入高階覆晶封裝，讓銅柱(Pillar)、晶圓錫球(Bump)在更小的晶圓開孔中接合，并克服薄晶圓可靠度、應(yīng)力和低介電材料損壞(Low K Damage)等問題，才能順利將產(chǎn)品推向市場。

由此可見，封裝技術(shù)之于3D IC制造，重要程度并不遜于矽穿孔制程，并將成為實(shí)現(xiàn)3D IC的臨門一腳。歐岳生也透露，應(yīng)用材料正攜手臺(tái)灣一線封測(cè)業(yè)者，透過其在新加坡設(shè)立的先進(jìn)封裝技術(shù)中心，積極提升半導(dǎo)體覆晶技術(shù)；同時(shí)也致力改良化學(xué)氣相沉積(CVD)、物理氣相沉積(PVD)等設(shè)備，協(xié)助半導(dǎo)體制造商布局高階制程與覆晶封裝方案。

與此同時(shí)，因應(yīng)薄晶圓制程在高溫貼合或剝離聚合物(Polymer)時(shí)，常面臨彎曲、不均勻等問題，應(yīng)用材料也快馬加鞭研發(fā)低溫聚合物材料，以提高薄晶圓可靠度與穩(wěn)定性，避免溫度影響品質(zhì)。

據(jù)市場研究機(jī)構(gòu)Prismark預(yù)估，高階覆晶封裝產(chǎn)值可望從2011年的97億2,000萬美元成長到2016年的157億7,000萬美元?，F(xiàn)階段，包括日月光、艾克爾(Amkor)、矽品和星科金朋(STATS ChipPAC)、力成等全球前五大封測(cè)廠，均開始沖刺高階覆晶封裝產(chǎn)能，2013年預(yù)期將再擴(kuò)大資本支出，卡位28、20奈米(nm)，以及3D IC封裝市場商機(jī)。