用于便攜終端才是本意？

在便攜終端用小型及薄型封裝中，相對于無芯基板，無基板技術(shù)更有可能率先普及。原因是無基板技術(shù)是在芯片表面直接形成較薄的再布線層，因此比無芯基板更容易實現(xiàn)薄型化。

無基板技術(shù)的代表有晶圓級封裝（WLP）。此前WLP大多是在芯片面積內(nèi)形成再布線層的“扇入（Fan-in）”型，這種技術(shù)只能用于端子數(shù)較少的部分封裝。不過，最近在超出芯片面積的大范圍內(nèi)形成再布線層的“扇出（Fan-out）”型WLP不斷增加，由此可以支持端子數(shù)較多的封裝需求（表1）。



例如，德國英飛凌科技（Infineon Technologies）的無線業(yè)務(wù)部門（現(xiàn)已被美國英特爾收購）開發(fā)的扇出型WLP將單個芯片植入晶圓狀樹脂板中，可在超出芯片面積的區(qū)域形成再布線層（圖8）。該技術(shù)被授權(quán)提供給臺灣日月光集團（ASE Group）等，日月光集團已將其作為“aWLP”上市。該技術(shù)除了用于便攜終端的小型及薄型封裝外，“作為使多枚芯片形成模塊的技術(shù)也能充分發(fā)揮作用”（日月光集團）。

圖8：實現(xiàn)扇出型WLP
通過將單個芯片植入樹脂中，形成再布線層，可實現(xiàn)扇出型WLP。本圖出自英飛凌科技無線業(yè)務(wù)部門（現(xiàn)已被英特爾公司收購）的資料。


與這種先行技術(shù)相比，J-DEVICES開發(fā)出了成本更低的“WFOP（扇出型晶圓級封裝，Wafer level Fan-out Package）”技術(shù)（圖9）。這種技術(shù)可在面積比晶圓狀樹脂板更大的金屬板上安裝單個芯片，統(tǒng)一形成再布線層，由此降低成本。該公司計劃在封裝中也采用WFOP取代供貨量較多的50～300端子FBGA（finepitch BGA），有望比FBGA進一步降低成本。由于采用無基板構(gòu)造，預(yù)計封裝的安裝高度也能降至0.4mm，適合用于便攜終端。

圖9：J-DEVICES的“WFOP”
J-DEVICES開發(fā)出了無基板構(gòu)造的“WFOP”作為新一代薄型封裝。本圖出自J-DEVICES的資料。


目前，采用WFOP的單層封裝的技術(shù)開發(fā)已基本結(jié)束，預(yù)定2011年內(nèi)面向客戶提供。主要用途包括手機的時鐘發(fā)生器（Clock Generator）及顯示緩沖器（Display Buffer）等周邊IC。兩層品預(yù)定2012～2013年開始提供。采用兩層品還可用于500～600端子的基帶處理器和應(yīng)用處理器。

將在高端ASIC中采用無基板技術(shù)


無基板技術(shù)還能提高封裝的性能。例如，即使是在采用無芯基板的封裝中，由于芯片和基板要通過焊錫凸點等連接，容易發(fā)生信號反射等。而無基板技術(shù)在芯片上直接通過鍍銅等形成再布線層，因此信號反射等問題較少，有望進一步提高性能。

不過，要想在高性能微處理器和ASIC中利用無基板技術(shù)，還存在需要解決的課題。無基板技術(shù)受制程中的垃圾（粉塵）等影響，成品率容易下降，難以實現(xiàn)再布線層的多層化。

無基板技術(shù)的多層化尚處于研究開發(fā)階段。目前的先行事例有瑞薩電子開發(fā)的“SIRRIUS（Seamless Interconnect for Re-Routing LSI Using Substrate technology）”（圖10）?，F(xiàn)已試制出采用3層構(gòu)造再布線層的31mm見方900端子封裝。不包括BGA端子在內(nèi)的封裝厚度只有0.69mm，是原封裝的1/4。作為高性能的薄型封裝，瑞薩電子的目標是在幾年以內(nèi)實現(xiàn)產(chǎn)品化。（全文完，記者：木村 雅秀）

圖10：瑞薩試制的“SIRRIUS”
瑞薩電子的“SIRRIUS”通過無基板構(gòu)造實現(xiàn)了3層。除了能實現(xiàn)高性能化和薄型化外，因采用銅板，散熱性也比較高。圖中數(shù)據(jù)出自該公司的資料。