臺積電16奈米及InFO WLP先進制程布局
晶圓代工龍頭臺積電（2330）16奈米鰭式場效電晶體升級版（FinFET Plus）將在明年1月全產(chǎn)能量產(chǎn)，搭配整合型扇出晶圓尺寸封裝（InFO WLP）的系統(tǒng)級封裝（SiP）技術，在x86及ARM架構64位元應用處理器代工市場已是毫無敵手，可望直取英特爾SoFIA、蘋果A9大單。

臺積電今年全力沖刺20奈米系統(tǒng)單晶片制程（20SoC）產(chǎn)能，由于已搶下蘋果A8處理器及高通、英特爾、輝達（NVIDIA）等大單，不僅第1座支援20奈米12寸廠南科Fab14第5期已全產(chǎn)能投片，第2座12寸廠Fab14第6期將在7月正式進入量產(chǎn)，將成為臺積電第3季營收挑戰(zhàn)2,000億元新高的重要動能。

臺積電原本計劃在今年底轉(zhuǎn)進16奈米FinFET制程，但因許多客戶認為16奈米FinFET與目前量產(chǎn)中的20奈米SoC制程相較，效能及功耗上并無太明顯的差距，也因此，臺積電加快腳步開發(fā)出16奈米FinFET Plus制程，除了可較16奈米FinFET技術提高15％效能，在同一速度下還可降低30％的功耗。

采用16奈米FinFET Plus技術的首顆晶片將在本月完成設計定案（tape-out），今年內(nèi)完成設計定案的晶片數(shù)量可達16顆，明年將放大到45顆。由于上游客戶對于16奈米FInFET Plus需求遠遠高于原先規(guī)畫，所以臺積電明年資本支出將維持在100億美元高水準，全力擴產(chǎn)因應強勁需求。

除了在晶圓制程上的推陳出新，臺積電也決定提高在SiP制程上的研發(fā)力道，除了目前已開始小量生產(chǎn)的CoWoS技術之外，針對中低階處理器市場量身打造的InFO WLP封裝技術也可望在今年底開始生產(chǎn)，同時可支援Wide IO介面DRAM晶片的封裝內(nèi)建封裝（PoP）技術。

臺積電明年靠著16奈米FinFET Plus及InFO WLP等兩大武器，不僅可以有效對抗三星及格羅方德（GlobalFoundries）的14奈米FinFET制程聯(lián)軍，還可回防全球最大半導體廠英特爾的步步進逼。

業(yè)界人士指出，臺積電整合16奈米FinFET Plus及InFO WLP所推出的一元化（turnkey）服務，可將64位元應用處理器的運算效能及低功耗特色發(fā)揮到極致，對手因技術及產(chǎn)能無法追趕上，臺積電等同于將通吃x86或ARM架構的64位元處理器代工市場訂單，英特爾SoFIA及蘋果A9兩大訂單等于手到擒來。