日前，SeMind舉辦了圓桌論壇，邀請(qǐng)半導(dǎo)體設(shè)計(jì)與制造的專家齊聚一堂，共同探討未來晶體管、工藝和制造方面的挑戰(zhàn)，專家包括GLOBALFOUNDRIES的高級(jí)技術(shù)架構(gòu)副總裁Kengeri SUBRAMANI ，Soitec公司首席技術(shù)官Carlos Mazure，Intermolecular半導(dǎo)體事業(yè)部高級(jí)副總裁兼總經(jīng)理Raj Jammy以及Lam公司副總裁Girish Dixit。

SMD ：從你們的角度來看，工藝升級(jí)短期內(nèi)的挑戰(zhàn)是什么？

Kengeri ：眼下，我們正在談?wù)摰?8nm到20nm轉(zhuǎn)移。如果你回去看歷史，每一代產(chǎn)品過渡都會(huì)有挑戰(zhàn)。當(dāng)我在ASMC上做主題演講時(shí)，我曾問與會(huì)者，技術(shù)挑戰(zhàn)和經(jīng)濟(jì)成本的挑戰(zhàn)，哪一個(gè)是當(dāng)今最大的威脅？大家紛紛表示每個(gè)節(jié)點(diǎn)的過渡最大的問題其實(shí)還是經(jīng)濟(jì)因素。眼下，這種過渡包括四個(gè)方面：電氣性能縮放、物理尺寸縮放、成本縮放以及可靠性。我們知道目前除了英特爾，其他家的20nm仍采用平面工藝，這就要求我們利用雙重光刻技術(shù)，因此盡管尺寸縮放了，但成本并不一定縮放，因此所有這一切因素需要權(quán)衡與組合。我們可能在20nm只采取單一平臺(tái)，以實(shí)現(xiàn)不同的應(yīng)用。另外一點(diǎn)就是附屬開發(fā)的準(zhǔn)備，包括EDA、也包括整個(gè)生態(tài)系統(tǒng)，也許你的技術(shù)實(shí)現(xiàn)了，但缺乏相對(duì)應(yīng)的設(shè)備以及設(shè)計(jì)軟件，同樣是會(huì)失敗的。

Dixit：從設(shè)備商的角度來看，越來越多的客戶需要定制化，這次是非常具體的集合形狀和類型的布局，如果你看10年前，可能有一兩個(gè)不同標(biāo)準(zhǔn)，但現(xiàn)在，至少有10種以上測(cè)試標(biāo)準(zhǔn)，這本身就說明每個(gè)客戶都在關(guān)注不同的性能指標(biāo)。一個(gè)東西可能用在這地合適，但其他應(yīng)用則不一定合適。

SMD ：說到3D ，從平面晶體管到FinFET的挑戰(zhàn)是什么？

Jammy：正如剛剛所說，我們絕大部分公司都在16nm或14nm制程上才考慮FinFET，我們目前確實(shí)有很多工具都是面向平面世界的，因此Metrology等是不一樣的，此外我們需要提供3D架構(gòu)下的EDA工具。

Kengeri ：FinFET是具有挑戰(zhàn)性的，但我并不認(rèn)為這是個(gè)不可逾越的鴻溝，比如當(dāng)時(shí)的HKMG問題也得到了解決，而現(xiàn)在雙重光刻是個(gè)難題，此外還有包括Metrology等其他挑戰(zhàn)，另外AC-DC、缺陷密度一及良率等，不過我們?cè)缫烟崆斑M(jìn)行研發(fā)布局，所以，我認(rèn)為目前FinFET的量產(chǎn)沒有任何無法解決的問題。

SMD ：對(duì)于起初的FinFET元件，為何GlobalFoundries要結(jié)合14nm FinFET與20nm-LPM的技術(shù)？

Kengeri ：FinFET是一項(xiàng)新的且有風(fēng)險(xiǎn)的技術(shù)，但這并不意味著我們就要去冒險(xiǎn)，因此我們需要在現(xiàn)有平臺(tái)上開發(fā)，雙光刻技術(shù)在20nm時(shí)的投入是巨大的，因此我們從平面成熟做起，可以將風(fēng)險(xiǎn)降到最低。

SMD ： FD-SOI始于28nm，并且還可以擴(kuò)展三代產(chǎn)品，你們是如何看的？

Mazure：從器件角度來說， FinFET與SOI在未來是可以共存的，并沒有取代這么一說，今天隨著意法半導(dǎo)體以及GlobalFoundrie在FDSOI上的準(zhǔn)備已就緒。

Kengeri ：所以我們?yōu)榭蛻籼峁〧inFET與FDSOI兩種制程，無論客戶想繼續(xù)平面工藝還是進(jìn)入3D，兩者都有自己的獨(dú)特優(yōu)勢(shì)，應(yīng)該由客戶自己選擇。

SMD：讓我們探討下7nm和5nm節(jié)點(diǎn)，未來被稱為高遷移率的FinFET的挑戰(zhàn)是什么？

Jammy：工藝永遠(yuǎn)是變化的，但好在我們知道如何應(yīng)對(duì)變化，其中最主要的是確保我們所走的路線是正確的。現(xiàn)在，我們有將近61種周期表元素進(jìn)入到芯片設(shè)計(jì)上，我們未來也許利用鍺制作PFET或者三五族化合物制作NFET器件。但潛在的問題是，如何確保低的漏電，如何確保結(jié)晶質(zhì)量，如何獲得正確的工具，如何控制污染，控制外延質(zhì)量等等。所有這些問題基本都是制造問題。另外一點(diǎn)，如果你一旦移動(dòng)到鍺元素上，柵極堆疊、閘極堆疊以及刻蝕等都會(huì)成為問題。我們要像剝洋蔥一樣將所有問題層層剝離，其中大部分并不是無法解決的問題，更多是工程上的挑戰(zhàn)。

Kengeri：我們現(xiàn)在已經(jīng)進(jìn)入到3D FinFET中，未來我們可不可以做更大的鰭，可不可以有新的材料做前端，但實(shí)際上，只有前端是不夠的，我們?nèi)砸紤]后端縮放，實(shí)際上相對(duì)于前端，源漏的縮放進(jìn)程已經(jīng)放緩了，但我們還是去尋找更新的材料，或者利用空氣間隙。

Mazure：鍺或者三五族元素都有可能稱為FinFET的重要材料，未來我們一定要實(shí)現(xiàn)450mm晶圓，而據(jù)我所致，現(xiàn)在沒有辦法在450mm晶圓上批量生長鍺，因此外延技術(shù)還需要進(jìn)一步升級(jí)。

SMD ：對(duì)于未來內(nèi)存市場，您有何感覺？

Jammy：內(nèi)存市場上3D已經(jīng)發(fā)生了，我們正在遠(yuǎn)離電子儲(chǔ)存，尋找新的電阻特性材料，但問題是如何去處理新材料，物理特性如何？如何轉(zhuǎn)化為有效的集成電路？

SMD：我認(rèn)為7nm和5nm的節(jié)點(diǎn)將需要更多晶圓廠的工藝步驟，對(duì)嗎？哪些進(jìn)程將需要的大部分步驟？

Dixit：清理將是非常大一部分，畢竟把所有不同類型材料結(jié)合在一起，有溫度和污染的限制。

SMD ：從設(shè)備的角度來看，你看到什么？

Dixit：必須看到誤差，這是一個(gè)巨大的因素。比如一個(gè)10nm的線，如何獲得相同尺寸和相同的高度，以相同的角度構(gòu)成相同的幾何布局將是一個(gè)巨大的挑戰(zhàn)。