ARM與Cadence合作FinFET晶片
ARM與益華電腦(Cadence Design Systems, Inc.)今天宣布，第一個(gè)高效能ARM Cortex-A7處理器的14奈米測試晶片設(shè)計(jì)實(shí)現(xiàn)投入試產(chǎn)，預(yù)計(jì)將生產(chǎn)出高效低功耗的ARM處理器，且藉由Cadence RTL-to-signoff流程精心設(shè)計(jì)，這個(gè)晶片率先以Samsung14奈米FinFET制程為目標(biāo)，加速邁向高密度、高效能和超低功耗SoC的永無止境的進(jìn)程，滿足未來智慧型手機(jī)、平板電腦和其他所有先進(jìn)行動(dòng)裝置的需求。
附圖: 14奈米Fin FET結(jié)構(gòu)示意圖。BigPic:620x441
除ARM Cortex-A7處理器之外，這個(gè)晶片還包含ARM ArtisanR標(biāo)準(zhǔn)單元庫(standard-cell libraries)、新一代記憶體和一般用途IO。這個(gè)測試晶片是運(yùn)用Cadence RTL-to-signoff流程設(shè)計(jì)，包括Encounter RTL Compiler、Encounter Test、Encounter Digital Implementation System、Cadence QRC Extraction、Encounter Timing System與Encounter Power System。這項(xiàng)成就是在FinFET技術(shù)之上實(shí)現(xiàn)以ARM技術(shù)為基礎(chǔ)的SoC之既定計(jì)劃中不可或缺的一環(huán)。
ARM實(shí)體IP事業(yè)部副總裁兼總經(jīng)理Dipesh Patel博士表示：「透過頂尖技術(shù)與卓越研發(fā)的組合，而且很早就和Samsung與Cadence展開合作，在Samsung先進(jìn)低功耗制程上的ARM最高能效率應(yīng)用處理器終于投入試產(chǎn)?！?br>「Cadence益華電腦的先進(jìn)節(jié)點(diǎn)設(shè)計(jì)流程，搭配我們與ARM和Samsung的組合，對(duì)半導(dǎo)體公司邁進(jìn)14奈米FinFET制程設(shè)計(jì)來說致關(guān)重要。」Cadence益華電腦晶片實(shí)現(xiàn)事業(yè)群研發(fā)資深副總裁徐季平博士在共同聲明中表示。
三星電子裝置解決方案事業(yè)部系統(tǒng)LSI基礎(chǔ)架構(gòu)設(shè)計(jì)中心資深副總裁Kyu-Myung Choi博士表示：「我們與ARM和Cadence合作，讓我們能夠隨著Samsung開發(fā)這項(xiàng)行動(dòng)多媒體應(yīng)用的新制程技術(shù)而快速創(chuàng)新?！?br>14奈米制程投入量產(chǎn)，不僅在全球半導(dǎo)體業(yè)界是項(xiàng)創(chuàng)舉，且意味功能更先進(jìn)更低耗能的半導(dǎo)體將出現(xiàn)市場上，將進(jìn)一步提升消費(fèi)性電子產(chǎn)品的性能。