益華電腦(Cadence)宣布臺積電已選用益華解決方案，適用于20奈米設計基礎架構，其解決方案涵蓋Virtuoso客制/類比與Encounter RTL-to-Signoff平臺。 益華晶片實現(xiàn)事業(yè)群資深副總裁徐季平表示，益華一直與臺積電和雙方的客戶密切合作，開發(fā)周延的解決方案以克服20奈米設計挑戰(zhàn)。益華Virtuoso與Encounter 20奈米技術獨步業(yè)界且完善整合，提供一致化流程，能克服最嚴苛的低功耗混合訊號晶片的挑戰(zhàn)。
臺積電采用益華技術運用于客制化設計參考制程，透過共通的技術規(guī)畫與完善整合的同步類比與數(shù)位布局，實現(xiàn)設計客制與數(shù)位輔助類比電路的有效方法。臺積電20奈米參考制程融合Encounter與Virtuoso的全新功能與方法，兼顧新興的重要電路特性、時序收斂與設計尺寸。
對客制/類比設計人員而言，Virtuoso技術在業(yè)界標準OpenAccess資料庫中支援新的20奈米限制，包含G0規(guī)則、互動式配色實現(xiàn)有色彩意識的布局(Color-Aware Layout)、條件導向的預先配色流程、奇數(shù)回路的防止與偵測(Odd-Cycle Loop Prevention)、局部互連層專屬的先進Pcell基墩(Pcell abutment)與支援。益華整合式實體驗證系統(tǒng)是在Virtuoso平臺中整合實體驗證系統(tǒng)的設計技術。
對數(shù)位設計人員而言，Encounter RTL-to-GDSII支援20奈米規(guī)則、嶄新FlexColor雙重曝影(Double-Patterning)技術實現(xiàn)自動建構校正(Correct-by-Construction)布局與繞線，還有Encounter RTL Compiler加上Encounter數(shù)位設計實現(xiàn)(EDI)系統(tǒng)的GigaOpt最佳化，以更短的周轉時間實現(xiàn)更高的成品品質。
益華網(wǎng)址：www.cadence.com